esd靜電放電保護(hù)器件的模擬與仿真本科論文(編輯修改稿)

　

【文章內(nèi)容簡(jiǎn)介】 的 IV 曲線如圖 26 所示.VV h V cV T R I G , I T R I GI圖 26 SCR 的回掃特性曲線SCR 有兩個(gè)重要參數(shù)，I TRIG和 P 阱體電阻，即外延層厚度和 P 阱的摻雜濃度決定,V H與 L 和 N CMOS 工藝中，V H的典型值為 2~5V，由于 SCR 一旦觸發(fā)，Anode 和 Cathode 之間完全處于電導(dǎo)調(diào)制區(qū)，導(dǎo)通電阻僅為 1Ω，作為 ESD 保護(hù)電路時(shí)，能很好地耗散能量.以上介紹了各種器件在 ESD ESD 保護(hù)電路結(jié)構(gòu)時(shí)，就是利用器件的這些特性，根據(jù)不同的要求或工藝條件，選用不同的器件來實(shí)現(xiàn)符合要求的 ESD，NMOS 和 SCR 在 ESD 條件在都可能觸發(fā)回歸擊穿，在 CMOS 工藝時(shí)可用NMOS 的回歸特性來作 ESD 保護(hù)，但若要求有更快的保護(hù)速度，可考慮用 SCR 來實(shí)現(xiàn) ESD保護(hù)結(jié)構(gòu). ESD 的測(cè)試方法ESD 的測(cè)試可以分為檢驗(yàn)型測(cè)試和研究型測(cè)試兩類.檢驗(yàn)型測(cè)試體現(xiàn)在產(chǎn)品的后端可靠性測(cè)試中，為了保證芯片產(chǎn)品的優(yōu)良率，在產(chǎn)品的可靠性檢驗(yàn)中，ESD 檢驗(yàn)是一個(gè)重要環(huán)節(jié)，以集成電路中的人體模型工業(yè)測(cè)試標(biāo)準(zhǔn)(見靜電放電（ESD）保護(hù)器件的模擬與仿真9表 23)，芯片通過一定值(一般為 2 kV)的 ESD ESD 檢驗(yàn)大多采用 ZAPMASTER ESD 檢驗(yàn)大多采用電子槍.研究型測(cè)試側(cè)重于芯片研發(fā)的前期，為了預(yù)測(cè)產(chǎn)品的 ESD 承受能力，從根本上保證芯片產(chǎn)品的優(yōu)良率，以降低封裝及測(cè)試成本并提高產(chǎn)品的研發(fā)效率，就必須在芯片的研發(fā)前期為芯片設(shè)計(jì)良好的 ESD 防護(hù)器件,而不是在產(chǎn)品的可靠性試驗(yàn)中發(fā)現(xiàn)問題之后再補(bǔ) ESD 防護(hù)器件的關(guān)鍵性能指標(biāo)，TLP 是研究型測(cè)試中不可缺少的一種手段.不管是檢驗(yàn)型測(cè)試還是研究型測(cè)試，都基于下面三種測(cè)試連接模式 [3]：1) I/O 口到 VDD 或者 VSS 的測(cè)試：通常包括 PS、PD、NS 和 ND P 代表Positive，表示引腳接的是正電壓，N 代表 Negative， 和S 分別代表 VDD 和 VSS，表示的是參考點(diǎn)的選擇，實(shí)際測(cè)試時(shí)， 是對(duì)VSS 是正脈沖，PD 是對(duì) VDD 的正脈沖，NS 是對(duì) VSS 的負(fù)脈沖，ND 是對(duì) VDD 的負(fù)脈沖.這四種測(cè)試連接方式示意圖如圖 27 所示.圖 27(a) PS 測(cè)試模式圖 圖 27(b) PD 測(cè)試模式圖圖 27(c) NS 測(cè)試模式圖 圖 27(d) ND 測(cè)試模式圖圖 27 I/O 口的四種測(cè)試連接模式2) I/O 到 I/O 的測(cè)試，包括正向和負(fù)向的電壓，被測(cè)引腳接測(cè)試電壓，其他接地，VDD和 VSS 懸空，如圖 28 所示.江南大學(xué)學(xué)士學(xué)位論文10圖 28(a) 正電壓模式 圖 28(b) 負(fù)電壓模式圖 28 I/O 到 I/O 的測(cè)試連接模式3) VDD 到 VSS 的測(cè)試，包括正向和負(fù)向的電壓，如圖 29 所示.圖 29(a) 正電壓模式 圖 29(b) 負(fù)電壓模式圖 29 VDD 到 VSS 的測(cè)試連接模式 ZAPMASTER 的 ESD 測(cè)試方法不同的測(cè)試標(biāo)準(zhǔn)對(duì)應(yīng)不同的測(cè)試模型，商用的 ESD Thermo KeyTek 公司生產(chǎn)的 ZAPMASTER 測(cè)試系統(tǒng)對(duì) HBM 模型進(jìn)行 ESD 測(cè)試，ZAPMASTER 測(cè)試設(shè)備由中國(guó)電子科技集團(tuán)第五十八研究所提 GJB548A 方法 10 ns，下降時(shí)間大約為 150177。20 ns．每次測(cè)試在管腳正負(fù)打擊三次， V的 HBM 電壓相當(dāng)于 A 打擊測(cè)試是檢測(cè) IC 的 ESD 耐壓，而不是洞察其失效機(jī)理，因?yàn)樗鼉H僅是報(bào)告芯片是否能通過給定 ESD 電壓打擊值.根據(jù)具體要求，通過在電腦終端軟件設(shè)定 ZAPMASTER 可以對(duì) IC 產(chǎn)品進(jìn)行步進(jìn)電壓或者恒定電壓的 ESD ：開路失效(OC)、包絡(luò)線失效(ENV)和短路失效(SG).當(dāng)被打靜電放電（ESD）保護(hù)器件的模擬與仿真11擊管腳之間加上的電壓為工作電壓的 倍時(shí)，直流通路電流達(dá)到 1μA 時(shí)定義為失效，包絡(luò)線的有效范圍是指在定義的失效電流正負(fù) 15%通過電腦終端設(shè)置在每三個(gè)正負(fù)脈沖打擊完畢后檢測(cè)，或者只在單個(gè)正或者負(fù)脈沖打擊完畢后檢測(cè). TLP 技術(shù)的 ESD 測(cè)試方法芯片的 ZAPMASTER ESD 質(zhì)量檢測(cè)得到的只是其 ESD ESD 防護(hù)性能需要全面掌握防護(hù)器件的電學(xué)參數(shù)，而且一種典型的描述模型或單個(gè)工作優(yōu)良系數(shù)并不能保證其能通過所有的 EOS/ESD CDM 模型檢測(cè)卻在做 HBM 模型 HBM 模型測(cè)試下有 1 kV 和 2~6 kV 的 ESD 耐壓，卻在 1~2 kV 的范圍內(nèi)失效 [4].如何準(zhǔn)確測(cè)量 ESD 加熱，不能代表 ESD 事件的瞬態(tài)特性，因此在 ESD 防護(hù)器件的研究中，脈沖特性是必要 ESD 事件下，其電流電壓和時(shí)間的特性稱為動(dòng)態(tài)或準(zhǔn)靜態(tài)特性，在研發(fā) ESD 防護(hù)器件中，TLP 210 描述了待測(cè)器(Device Under Test，DUT)的脈沖特性，遞增的脈沖信號(hào)加載在 DUT 上，此處為一個(gè)回滯(Snapback)特性的 NMOS 管防 TLP IV 曲線中可知此 NMOS 管的觸發(fā)點(diǎn)，維持點(diǎn)和熱擊穿點(diǎn)，以及 NMOS 管的導(dǎo)通電阻和漏電流 [4].圖 210 連續(xù)脈沖方波的脈沖特性原理4002 型 TLP 測(cè)試儀是美國(guó) Barth 電子公司制造的，其主要組成部分有：Barth 40031傳輸線脈沖產(chǎn)生器控制盒、Tekronix 500 MHz 數(shù)字示波器、Keithley 487 皮安/電壓源和斯坦福 PS350 高壓電源供應(yīng)器 .其系統(tǒng)構(gòu)架通過通用儀器總線(GPIB)由控制器控制，系統(tǒng)框圖如圖 211 型 TLP 測(cè)試系統(tǒng)產(chǎn)生的脈沖波的上升時(shí)間可調(diào)整為 ns，2 ns 和 10 ns，脈寬可調(diào)為 75 ns 或 100 ，可對(duì)圓片或者封裝好的測(cè)試器件或芯片進(jìn)行測(cè)試.江南大學(xué)學(xué)士學(xué)位論文12C o n t r o l B o xH P P C amp。 S o f t w a r eG e ne r al Pu r po s e I ns t ru m en t B u sS t a n f o r d R e s e a r c h S y s t e m sM o d e l P s 3 5 0 H V S o u r c eK e i t h l e y M o d e l 4 8 7 p i c o a m m e t e r / V o l t ag e S o u r c e T e k r o n i x 5 0 0 M H Z d i g i t i z i n g O s c i l l o s c o p eB a r t h M o d e l 4 0 0 3 1 p u l s e g e n e r a t o rS w i t c h b o xD U T圖 211 Barth 4002 型傳輸線脈沖測(cè)試系統(tǒng)框圖 ZAPMASTER 測(cè)試與 TLP 測(cè)試的關(guān)聯(lián)性一般來說，由于封裝好的芯片在管腳處的部分寄生電容和電感可以減小內(nèi)部 ESD 防護(hù)器件的 ESD 敏感度，ZAPMASTER 的芯片測(cè)試結(jié)果常優(yōu)于 TLP 的 WAFER 24比較了同一器件的 ZAPMASTER 測(cè)試結(jié)果和從 TLP 的測(cè)試采用人體模型國(guó)軍標(biāo) 548A96 測(cè)試方法，電壓以 500 V 步進(jìn)從 500 V 到 6500 V，恒定 的測(cè)試采用 Barth 4002 型 TLP 測(cè)試系統(tǒng)的默認(rèn)模式，即脈沖的上升時(shí)間為 10 ns，脈寬為 100 ns，脈沖電壓從 V 開始遞增一直到器件失效，得到熱擊穿電流值(I t2).通過人體模型的轉(zhuǎn)化公式 TLPV(v)≈la(A)X(1500+Ron)(Ω)，計(jì)算得到 TLP 耐壓值(V t2).可見 ZAPMASTER 的測(cè)試結(jié)果優(yōu)于 TLP 的測(cè)試結(jié)果，由于 ZAPMASTER 測(cè)試的步進(jìn)電壓為 500 V，所以誤差在 1000 V .表 24 ZAPMASTER 和 TLP 測(cè)試的關(guān)聯(lián)性比較DUT It2(A) TLPV(V) ESDV(V)DIODE 4151 5000GGNMOS 2357 3000SCR 3929 4000靜電放電（ESD）保護(hù)器件的模擬與仿真13第 3 章 Sentaurus 軟件仿真流程 仿真工具簡(jiǎn)介因?yàn)?ESD 事件的特殊性，ESD 的工藝器件仿真面臨著不收斂的問題，特別是器件的瞬 防護(hù)器件的設(shè)計(jì)是和制造該防護(hù)器件的具體工藝過程緊密聯(lián)系的，因此設(shè)計(jì)ESD 防護(hù)器件要從最底層的工藝級(jí)仿真開始，準(zhǔn)確地構(gòu)造出器件結(jié)構(gòu)，然后通過器件級(jí)仿真對(duì)載流子的分布和勢(shì)能場(chǎng)建模，通過求解電子、空穴的電流連續(xù)性和泊松方程等方程 ESD 仿真工具是 Sentaurus，本論文中將用到其中的工藝仿真工具 Sentaurus Process、器件結(jié)構(gòu)編輯工具 Sentaurus Strucure Editor、器件仿真工具 Sentaurus Device，下面將對(duì)其進(jìn)行簡(jiǎn)單介紹.（1）工藝仿真工具：Sentaurus Process 將一維，二維和三維仿真都集成于同一平臺(tái)中，并且面向當(dāng)代納米級(jí)集成電路工藝制程， Process 在保留傳統(tǒng)工藝仿真軟件運(yùn)行模式的基礎(chǔ)上，又作了一些很重要的改進(jìn)：1) 添加了模型參數(shù)數(shù)據(jù)庫(kù)瀏覽器（PDB），為用戶提供了增加模型和修改模型參數(shù)的便捷途徑.2) 增加了一維模擬結(jié)果輸出工具（Inspect）和二維、三維模擬結(jié)果輸出工具（Tecplot SV).3) ：注入損傷模型、高精度刻蝕模型、基于Monte Carlo 的離子擴(kuò)散模型、不僅提高了工藝軟件的仿真精度，而且滿足了半導(dǎo)體工藝發(fā)展的需求.（2）器件結(jié)構(gòu)編輯工具：Sentaurus Strucure Editor（SDE）是基于二維和三維器件結(jié)構(gòu)編輯的集成環(huán)境，可編輯或生成二維和三維器件結(jié)構(gòu)，用于與 Process 工藝仿真系統(tǒng)的結(jié)合.在 Sentaurus TCAD 軟件仿真過程中，SDE Sentaurus Process 執(zhí)行完工藝仿真后，必須使用 SDE 將 Process 工藝仿真階段生產(chǎn)的電極激活，并調(diào)入 Process 仿真過渡來的摻雜信息，進(jìn)行網(wǎng)格細(xì)化處理后，才能進(jìn)行下一步的器件物理特性模擬.（3）器件仿真工具：Sentaurus Device 是最新一代的器件物理特性仿真工具，內(nèi)嵌一維、二維和三維器件物理模型，通過數(shù)值求解一維、二維和三維物理模型泊松方程、連續(xù)性方程和運(yùn)輸方程， Device 支持很多器件類型的仿真，包括功率器件，量子器件，光電器件深亞微米 MOS 器件，Sentaurus Device 還能夠?qū)崿F(xiàn)由多個(gè)器件所組成的單元級(jí)電路的物理特性分析.Sentaurus Device 的主要物理模型有：產(chǎn)生復(fù)合模型、遷移率退化模型、基于活化能變化的電離模型、熱載流子注入模型、隧道擊穿模型、應(yīng)力模型、量子化模型. 工藝仿真ESD 防護(hù)器件的設(shè)計(jì)是和生產(chǎn)工藝密切相關(guān)的，為準(zhǔn)確構(gòu)造出 ESD 防護(hù)器件的結(jié)構(gòu)，江南大學(xué)學(xué)士學(xué)位論文14首先從底層的工藝級(jí)仿真開始，ESD 防護(hù)器件的 TCAD 仿真技術(shù)可以降低器件設(shè)計(jì)的風(fēng)險(xiǎn)，縮短研發(fā)周期，具有重要意義. 工藝仿真流程工藝流程模擬主要包括淀積、刻蝕、離子注入、氧化、擴(kuò)散等工藝步驟的模擬 [5]，這部分是整個(gè)工藝仿真的核心.1. 淀積：在 Sentaurus Process 中，主要有三種淀積模型：各項(xiàng)同性淀積、各向異性淀積、填充式淀積，各項(xiàng)同性淀積是使用最多的一種，其在任何一個(gè) X 坐標(biāo)下淀積的厚度都是一樣的.2. 刻蝕：Sentaurus Process 中的刻蝕模式主要由以下幾種：1) 等厚度刻蝕法：等厚度刻蝕在器件表面固定地移除一定厚度的指定材料.2) 接觸終止刻蝕法：刻蝕移除器件表面指定材料，直到另一指定材料暴露到空氣中才停止刻蝕.3) 刻蝕速率控制法：刻蝕可以控制各項(xiàng)同性刻蝕速率以及各傾角下各向異性刻蝕速率.4) 多邊形刻蝕法：以一個(gè)多邊形將器件結(jié)構(gòu)一分為二，根據(jù)多邊形走向，將左邊都用新材料代替，右邊部分保持不變.3. 離子注入：影響器件結(jié)構(gòu)最終的摻雜分布的因素有兩個(gè)：其一為離子注入，其二為之，退火步驟會(huì)引起雜質(zhì)的再分：注入離子的成分（Element）、注入的劑量（Dose）、注入的能量（Energy）、離子注入時(shí)硅圓片的傾角（Tilt）、以及離子注入時(shí)硅圓片繞中心軸的旋轉(zhuǎn)角度（Rotation）.4. 氧化：Sentaurus Process 中有三種氧化模型：Massoud 模型、Massoud2D 模型、Geal Grove 模型不推薦使用，Sentaurus Process 中默認(rèn)使用Massoud2D 模型，但是該模型在開始氧化步驟之前淀積 nm 的初始氧化層（為方程提供邊界條件），該厚度在較小線寬的工藝下可能已經(jīng)超過了柵氧本身的厚度，這時(shí)候就需要用 Geal Grove Grove 模型在開始氧化步驟之前淀積的初始氧化層厚度根據(jù)之后的氧化溫度來確定，溫度越高，淀積的初始氧化層越薄，以確保初，如果本身氧化層厚度 nm 大很多，生長(zhǎng)柵氧的時(shí)候還是推薦使用 Massoud2D