基于dds技術的信號發生器的設計與實現畢業設計(編輯修改稿)

　

【文章內容簡介】 增量為：f （24）T?2)(???因為信號頻率 與采樣頻率 之間有以下關系：fcf （25）MKfc其中 與 為兩個正整數，所以相位的增量也可以完成：K （26）n??2)(??由上式可知，若將 的相位均勻的分為 等份，那么頻率為 的余弦信號?2 MKf?2?以頻率 采樣后，它的量化序列的樣品之間的量化相位增量為一個不變值 。cf根據上述原理可以構造一個不變量 為量化相位增量的量化序列：K （27）n?)(? ?2,10?n 然后完成從 到另一個序列 的映射，由 構造序列：)(nS)(? （28）)cos(2cs)(2cos)( cfTKM??公式（28 ）是連續信號 經采樣頻率為 采樣后的離散時間序列，根據采樣定tcf理，當 時， 經過低通濾波器平滑后，可唯一恢復出 。21??MKfc)(nS )(tS 可見，通過上述變換不變量 將唯一的確定一個單頻率模擬余弦信號 ：Kt （29）MtftSc?2os)(?該信號的頻率為： （210）Kfc?0公式（210 ）就是直接數字頻率合成（DDS）的方程式，在實際的 DDS 中，唐　山　學　院　畢　業　設　計7一般取 ，于是 DDS 方程就可以寫成：NM2? （211）NcKf20?根據公式（2－11）可知，要得到不同的頻率只要通過改變 的具體數值就可K以了，而且還可以得到 DDS 的最小頻率分辨率（最小頻率間隔）為當 時的1?輸出頻率： （212）Ncresff2?可見當參考頻率 始終一定時，其分辨率由相位累加器的位數 決定，若取cf N， ，則 ，即分辨率可以達到 ，這也是MHzfc10?3Hzres04. Hz024.最低的合成頻率，輸出頻率的高精度 DDS 的一大優點。由奈奎斯特準則可知，允許輸出的最高頻率 ，即 ，但實際2maxcoff?1??NK上在應用中受到低通濾波器的限制，通常 。由此可見 DDS 的工作頻率axcoff?帶較寬，可以合成從直流到 的頻率信號，同時它的頻率穩定度高 [3]。唐　山　學　院　畢　業　設　計83 總體設計方案 系統設計原理單片機 STC89C52 是整個系統關鍵部分，通過對鍵盤進行掃描讀入信號控制信息，經轉換后輸出到 DDS 芯片模塊。本文提出的采用 DDS 作為信號發生核心器件的全數控函數信號發生器設計方案， 根據輸出信號波形類型可設置、輸出信號幅度和頻率可數控、輸出頻率寬等要求，選用了美國 A/D 公司的 AD9850 芯片，并通過單片機程序控制和處理 AD9850 的 40 位控制字， 從而實現了信號幅度、頻率、類型以及輸出等選項的全數字控制。本系統主要由單片機、DDS 直接頻率信號合成器、 AD 轉換模塊、數字衰減電路、由 AD9850 模塊輸出波形。信號波形的參數信息經 STC89C52 控制的LCD1602 顯示。 總體設計框圖本設計采用單片機為核心處理器，利用鍵盤輸入信號的參數，控制 DDS 的AD9850 模塊產生信號，信號的參數在 LCD1602 上顯示，完成正弦信號和方波信號的輸出，用示波器輸出驗證。系統構成如下圖 31 所示。圖 31 系統框圖由系統框圖可知，鍵盤控制頻率的輸入，鍵盤輸入的數據通過單片機的控制，在 LCD 上顯示其頻率、波形類型和幅度大小，控制 AD9850 輸出波形，通過電位器調節信號的幅度和方波的占空比。LCD1602鍵盤單片機 AD9850低通濾波器 信號輸出唐　山　學　院　畢　業　設　計94 系統硬件模塊的組成 單片機控制模塊主控電路中，以單片機為主體，通過分析鍵盤輸入的數字值，對 AD9850 寫入相應的控制字。它是系統的大腦。單片機（Micro Controller，又稱微控制器）是在一塊硅片上集成了各種部件的微型機算計，這些部件包括中央處理器 CPU、數據存貯器 RAM、程序存貯器ROM、定時器 /計數器和多種 I/O 接口電路。 STC89C52 主要性能單片機 STC89C52 的主要性能分別為：與 MCS51 單片機產品兼容；8K 字節在系統可編程 Flash 存儲器；1000 次擦寫周期；全靜態操作：0Hz～33Hz、三級加密程序存儲器、 32 個可編程 I/O 口線、三個 16 位定時器/ 計數器、八個中斷源、全雙工 UART 串行通道、低功耗空閑和掉電模式、掉電后中斷可喚醒、看門狗定時器、雙數據指針、掉電標識符。 STC89C52 功能特性描述 STC89C52 是一種低功耗、高性能 CMOS8 位微控制器，具有 8K 在系統可編程 Flash 存儲器。使用宏晶公司高密度非易失性存儲器技術制造，與工業 80C51 產品指令和引腳完全兼容。片上 Flash 允許程序存儲器在系統可編程，亦適于常規編程器。在單芯片上，擁有靈巧的 8 位 CPU 和在系統可編程 Flash，使得STC89C52 為眾多嵌入式控制應用系統提供高靈活、有效的解決方案[2]。STC89C52 具有以下標準功能：8k 字節 Flash、256 字節 RAM、32 位 I/O 口線、看門狗定時器、2 個數據指針、三個 16 位定時器/ 計數器、一個 6 向量 2 級中斷結構、全雙工串行口、片內晶振及時鐘電路。另外，STC89C52 可降至 0Hz 靜態邏輯操作，支持 2 種軟件可選擇節電模式。空閑模式下，CPU 停止工作，允許RAM、定時器 /計數器、串口、中斷繼續工作。掉電保護方式下，RAM 內容被保存，振蕩器被凍結，單片機一切工作停止，直到下個中斷或硬件復位為止 [4]。STC89C52 的引腳結構如圖：唐　山　學　院　畢　業　設　計10P0 口：P0 口是一個 8 位漏極開路的雙向 I/O 口。作為輸出口，每位能驅動 8個 TTL 邏輯電平。對 P0 端口寫“1” 時，引腳用作高阻抗輸入。當訪問外部程序和數據存儲器時，P0 口也被作為低 8 位地址/數據復用。在這種模式下，P0 具有內部上拉電阻。在 flash 編程時， P0 口也用來接收指令字節；在程序校驗時，輸出指令字節。程序校驗時，需要外部上拉電阻。P1 口：P1 口是一個具有內部上拉電阻的 8 位雙向 I/O 口，P1 輸出緩沖器能驅動 4 個 TTL 邏輯電平。對 P1 端口寫“1” 時，內部上拉電阻把端口拉高，此時可以作為輸入口使用。作為輸入使用時，被外部拉低的引腳由于內部電阻的原因，將輸出電流。此外， 和 分別作定時器/計數器 2 的外部計數輸入（）和時器/計數器 2 的觸發輸入（） ，在 flash 編程和校驗時，P1 口接收低 8 位地址字節。 P2 口：P2 口是一個具有內部上拉電阻的 8 位雙向I/O 口， P2 輸出緩沖器。能驅動 4 個 TTL 邏輯電平。對 P2 端口寫“1”時，內部上拉電阻把端口拉高，此時可以作為輸入口使用。作為輸入使用時，被外部拉低的引腳由于內部電阻的原因，將輸出電流。在訪問外部程序存儲器或用 16 位地址讀取外部數據存儲器（例如執行 MOVX @DPTR）時，P2 口送出高八位地址。在這種應用中，P2 口使用很強的內部上拉發送 1。在使用 8 位地址（如 MOVX @RI）訪問外部數據存儲器時，P2 口輸出 P2 鎖存器的內容。在 flash 編程和校驗時，P2 口也接收高 8 位地址字節和一些控制信號。隨著計算機技術的高速發展，單片機以其自身的特點，已廣泛應用于智能儀器、工業控制、家用電器、電子玩具等各個領域。 圖 41 STC89C52 單片機的引腳圖1 VCC23456789101112131514161719182039383736353334313230292826272524232221RST /RXDXTAL2GNDXTAL1EX_LVD/RST2ALENASTC89C52唐　山　學　院　畢　業　設　計11 時鐘電路圖 42 時鐘電路XTAL1 是片內振蕩器的反相放大器輸入端，XTAL2 則是輸出端，使用外部振蕩器時，外部振蕩信號應直接加到 XTAL1，而 XTAL2 懸空。內部方式時，時鐘發生器對振蕩脈沖二分頻，如晶振為 ，時鐘頻率就約為 6MHz。晶振的頻率可以在 1MHz24MHz 內選擇。電容取 30PF 左右。STC89C52 中有一個用于構成內部振蕩器的高增益反相放大器，引腳 XTAL1 和 XTAL2 分別是該放大器的輸入端和輸出端。這個放大器與作為反饋元件的片外石英晶體或者陶瓷諧振器一起構成自激振蕩器。片外石英晶體或者陶瓷諧振器及電容 CC2 接在放大器的反饋回路中構成并聯振蕩電路。對外接電容 CC2 雖然沒有十分嚴格的要求，但電容容量的大小會輕微影響振蕩頻率的高低、振蕩器工作的穩定性、起振的難易程序及溫度穩定性，這里采用電容 60pF，晶振采用 。 復位電路AT89C51 的外部復位電路有上電自動復位和手動按鍵復位。上電復位電容充電來實現。手動按鍵復位又分為按鍵電平復位和按鍵脈沖復位。按鍵電平復位電路是在普通 RC 復位電路的基礎上接一個有下拉電阻 10K、上拉電容 10μf 接 VCC,電源由開關經串接的 1K 限流電阻至復位腳（和上拉電容并聯） ，上拉電容支路負責在“上電”瞬間實施復位；開關通過 1K 上拉電阻和 10K 下拉電阻分壓器，保證對單片機實施按鍵電平復位。電路圖如下圖所示：唐　山　學　院　畢　業　設　計12圖 43 復位電路 AD9850 模塊 AD9850 簡介隨著數字技術的飛速發展,用數字控制方法從一個參考頻率源產生多種頻率的技術,即直接數字頻率合成(DDS)技術異軍突起。美國 AD 公司推出的高集成度頻率合成器 AD9850 便是采用 DDS 技術的典型產品之一。AD9850 采用先進的 CMOS工藝,其功耗在 供電時僅為 155mW,擴展工業級溫度范圍為－40～80℃,采用28 腳 SSOP 表面封裝形式。AD9850 的引腳排列如圖 所示,圖 為其組成框圖。中層虛線內是一個完整的可編程 DDS 系統,外層虛線內包含了 AD9850 的主要組成部分 [5]。圖 44 AD9850 管腳排列圖唐　山　學　院　畢　業　設　計13圖 45 AD9850 組成框圖AD9850 內含可編程 DDS 系統和高速比較器,能實現全數字編程控制的頻率合成。可編程 DDS 系統的核心是相位累加器,它由一個加法器和一個 N 位相位寄存器組成, N 一般為 24~32。每來一個外部參考時鐘,相位寄存器便以步長 M 遞加。相位寄存器的輸出與相位控制字相加后可輸入到正弦查詢表地址上。正弦查詢表包含一個正弦波周期的數字幅度信息,每一個地址對應正弦波中 0176。~360176。范圍的一個相位點。查詢表把輸入地址的相位信息映射成正弦波幅度信號,然后驅動 DAC 以輸出模擬量。相位寄存器每過 2N/M 個外部參考時鐘后返回到初始狀態一次 ,相應地正弦查詢表每經過一個循環也回到初始位置,從而使整個 DDS 系統輸出一個正弦波。輸出的正弦波周期 T0=Tc2N/ M,頻率 fout=Mfc/ 2N,Tc、fc 分別為外部參考時鐘的周期和頻率。AD9850 采用 32 位的相位累加器將信號截斷成 14 位輸入到正弦查詢表,查詢表的輸出再被截斷成 10 位后輸入到 DAC, DAC 再輸出兩個互補的電流 [8]。DAC 滿量程輸出電流通過一個外接電阻 RSET 調節 ,調節關系為：　　　　　 　　　　　　　　　（41）　　　　?? Rset 的典型值是 。將 DAC 的輸出經低通濾波后接到 AD9850 內部的高速比較器上即可直接輸出一個抖動很小的方波。其系統功能如圖 411 所示。相 位控制字頻 率控制字相位累加器∑相 位寄存器∑ 正 弦查詢表微 控 制 器DAC LPF比較器正弦波輸出方波輸出唐　山　學　院　畢　業　設　計14AD9850 在接上精密時鐘源和寫入頻率相位控制字之后就可產生一個頻率和相位都可編程控制的模擬正弦波輸出,此正弦波可直接用作頻率信號源或經內部的高速比較器轉換為方波輸出。在 125MHz 的時鐘下, 32 位的頻率控制字可使 AD9850的輸出頻率分辨率達 。并具有 5 位相位控制位,而且允許相位按增量 180176。、90176。、45176。、176。 、176。或這些值的組合進行調整 [6]。 AD9850 的控制字與控制時序AD9850 有 40 位控制字, 32 位用于頻率控制,5 位用于相位控制 , 1 位用于電源休眠(Power