基于單片機和usb接口技術的高速數據采集系統的設計(編輯修改稿)

　

【文章內容簡介】 同步傳輸) 模式 1 ISOOUT 模式(同步輸出傳輸) 模式 2 ISOIN 模式(同步輸入傳輸) 模式 3 ISOIO 模式(同步輸入輸出傳輸)USB 電纜可以允許使用不同長度的電纜，最長可達幾米。為了提供可靠的輸入電壓和適當的終端阻抗，在電纜的每一端帶偏壓的終端。該終端可以發現任一端口上 USB 設備的“插入”和 “拔除”操作，并能區分全速和低速設備。圖 2 指示了高速 USB 設備在集線器的終端位置及其所連的功能設備，從中可以看出在電纜的下行端的電阻 Rpu 是接在 D+線上的，在低速設備中， Rpu 電阻是接在 D線上的。PD工 USBD12 的軟連接 (SoftCon)技術使得在電路設計中可以省去此電阻，并可以通過軟件設置。圖 PDIUSBD12 的原理圖(1)模擬收發器:集成的收發器接口可通過終端電阻直接與 USB 電纜相連。(2)電壓調整器:片內集成了一個 3. 3V 的調整器用于模擬收發器的供電，該電壓還作為輸出連接到外部上拉電阻。可選擇 D12 提供的帶有上拉電阻的軟件連接技術。(3)倍頻電路(PLL)片內集成了 6M 到 48M 時鐘乘法 PLL，就可使用低成本的 6M晶振。(4) 位時鐘恢復:位時鐘恢復電路使用 4X 過采樣規則，從進入的 USB 數據流中恢復時鐘。它能跟蹤 USB 規定范圍內的抖動和頻漂。(5)串行接口引擎(SIE): 串行接口引擎實現了全部的 USB 協議層，完全由硬件實現而不需要固件的參與。該模塊的功能包括同步模式的識別、并行/串行轉換、位填充/解除填充、CRC 校驗/ 產生、PID 校驗/產生、地址識別和握手評估等。(6)存儲器管理單元(ME) 和集成 RAM:在進行數據傳輸并與微處理器的并口相連時，MMU 和集成 RAM 作為 USB 間傳輸的緩沖區，允許 MCU 以它自己速率對USB 信息包讀寫。PDIUSBD12 內部結構框圖如圖 所示：圖 PDIUSBD12 的內部框圖 PDIUSBD12 的端點描述端點(Endpoint) 是一個 USB 設備唯一可以確認的部分，它是主機與設備之間的通信流終點。一系列相互獨立的端點在一起構成了 USB 邏輯設備。 (1)端點 0 要求:所有 USB 設備都需要實現一個缺省的控制方法。這種方法將端點 0 作為輸入端點，同時也將端點 0 作為輸出端點。USB 系統用這個缺省方法初始化及一般地使用邏輯設備(即設置此設備)。缺省控制通道支持了對控制的傳送，一旦設備接上，并加電，且又收到一個總線復位命令，端點 0 就是可訪問的了。(2)非 0 端點要求 :設備可以有除 0 以外的其它端點，這取決于這些設備的實現。低速設備在 0 號輸入及輸出端點外，只能有 2 個額外的可選端點。而高速設備可具有的額外端點數僅受限于協議的定義，協議中規定，最多 15 個額外的輸入端點和最6MHZD+ 電壓調整器ANALOGTX/AXsoftconnectD上行端口PLL位時鐘恢復PHILIPSSIE內 存 管理 單 元集成RAM并行和DAM接口D+多 15 個額外的輸出端點。非 0 端點在被配置前處于未知狀態，在設備配置以后才能使用。 D12 的端點適用于不同類型的設備，并可通過 “Set Mode”命令配置為 4 種不同的模式:模式 0(非同步模式)，模式 1(同步輸出模式 )，模式 2(同步輸入模式)，模式3(同步輸入輸出模式) 。本設計中只用到了模式 0 配置，同步模式配置未使用。端點可用來存放從主機接受到或者設備發送來的數據，每個端點都有屬于自己的緩沖區。模式 0 配置下的端點緩沖區如表 所示。 端點 2(主端點) 是進行吞吐大數據量的主要端點，具有 64 字節雙緩沖區結構，可以減輕傳輸大量數據的任務:(1)雙緩沖。允許 USB 與本地 CPU 之間的并行讀寫操作這樣就增加了數據的吞吐量緩沖區切換是自動處理的這導致了透明的緩沖區操作。(2)支持 DMA 直接存儲器訪問操作。可以和對其它端點的正常 I/0 操作交叉進行。(3) DMA 操作中的自動指針處理。在跨過緩沖區邊界時不需要本地 CPU 的干預。(4)可配置為同步傳輸或非同步批量和中斷傳輸。表 端點緩沖區配置(模式 0)端點號 端點索 引傳輸類型 端點類型 方向 緩沖區長度（字節）0 0 控制輸出 默認 輸出 160 1 控制輸出 默認 輸入 161 2 普通輸出 普通 輸出 161 3 普通輸出 普通 輸入 162 4 普通輸出 普通 輸出 642 5 普通輸出 普通 輸入 64 PDIUSBD12 的指令集 PDIUSBD12 有自己的專用指令集，用于設置 USB 芯片、讀取 USB 芯片的狀態和控制 USB 總線傳輸。D12 芯片內有一系列的寄存器對應著這些指令，微處理器把要設置的值按字節寫入 D12 的這些寄存器，或者從 D12 的這些寄存器中讀出 USB總線的狀態。D12 有三種基本的類型的命令:初始化、數據流和通用命令。(1)初始化命令初始化命令在 USB 總線進行枚舉處理時使用，這些命令用于使能端點的功能，還可用來設置 USB 分配的地址，包括:設置地址/使能、設置端點使能、設置模式(設置分頻系數、軟連接、端點模式以及中斷模式等)、DMA 設置等命令。表 初始化命令指令集命令名 接收者 編碼 數據設置地址使能 器件 D0h 寫 1 字節設置端點使能 器件 D8h 寫 1 字節設置模式 器件 F3h 寫 2 字節設置 DMA 器件 FBh 寫/讀 1 字節(2)數據流命令數據流命令用于管理 USB 端點和外部微控制器之間的數據傳輸，D12 通過微控制器中斷初始化大量的數據流。微控制器利用這些命令訪問和決定端點的 FIFO 是否含有有效的數據。包括:讀中斷寄存器、選擇端點、讀最后處理狀態寄存器、讀緩沖區、寫緩沖區、使緩沖區有效、清除緩沖區、設置端點狀態、應答建立等命令。如表 。(3)普通命令:包括發送恢復、讀當前幀數目兩個命令。表 普通命令指令集命令指令集發送恢復 F6h 無讀當前楨數 F5h 讀 1 或 2 字節 PDIUSBD12 的管腳配置PD12 共有 28 個管腳，具有 S028 和 TSSOP28 兩種封裝形式，管腳圖如下圖 所示：圖 PBIUSBBI2 的管腳配置表 數據流命令指令集數據流命令 讀中斷寄存器 器件 F4h 讀 2 字節選擇端點 控制輸出 00h 讀 1 字節（可選）控制輸入 01h 讀 1 字節（可選）端點 1 輸出 02h 讀 1 字節（可選）端點 1 輸入 03H 讀 1 字節（可選）端點 2 輸出 04h 讀 1 字節（可選）端點 2 輸入 05h 讀 1 字節（可選）讀最后處理狀態 控制輸出 40h 讀 1 字節控制輸入 41h 讀 1 字節端點 1 輸出 42h 讀 1 字節端點 1 輸入 43h 讀 1 字節端點 2 輸出 44h 讀 1 字節端點 2 輸入 45h 讀 1 字節讀緩沖區 選擇的端點 F0h 寫 n 字節寫緩沖區 選擇的端點 F0h 寫 n 字節設置端點狀態 控制輸出 40h 寫 1 字節控制輸入 41h 寫 1 字節端點 1 輸出 42h 寫 1 字節端點 1 輸入 43h 寫 1 字節端點 2 輸出 44h 寫 1 字節端點 2 輸入 45h 寫 1 字節應答設置 選擇的端點 F1h 無緩沖區清零 選擇的端點 F2h 無使緩沖區有效 選擇的端點 FAh 無 A/D 與單片機接口電路ADC0809 允許的最大時鐘頻率為 1280kHz，主要管腳功能如下:INOIN7: 8 路模擬量輸入端，可從這 8 個腳輸入 0V5V 待轉換的模擬電壓ADDA,ADDB,ADDC:管道地址輸入端。通過編碼的方式來實現管道地址的選擇。CLOCK:時鐘輸入端。ADC0809 只有在時鐘脈沖信號的同步下才能進行 A/D 轉換時鐘頻率越高轉換得越快。典型時鐘頻率是 640kHz。 ALE:地址鎖存允許端。START:啟動脈沖輸入端。在時鐘脈沖頻率為 640kHz 時，START 脈寬應大于100ns200ns。EOC:轉換結束信號端。在 A/D 轉換期間，EOC=0 表示轉換正在進行，輸出數據不可信，轉換完畢后立即使 EOC=1 表示轉換已經完成，輸出數據可信。D7DO:轉換所得八位輸出數據，D7 是最高位，而 DO 是最低位。OE:允許輸出端。OE 端控制輸出鎖存器的三態門。當 OE=1 時，轉換所得數據出現在 D7D0 腳，當 OE0 時 D7DO 腳對外是高阻抗。89C52 通過 和讀、寫控制線來控制轉換器的模擬輸入通道地址鎖存、啟動和允許輸出。編程時注意啟動 AD0809 后，EOC 在一定時間才能變成低電平。 圖 ADC0809 與 89C52 的接口電路 PDIUSBD12 與單片機接口電路圖 PDIUSBD12 與 89C52 的連接電路PDIUSBD12 與 89C52 的連接電路如圖 所示。89C52 的 ALE 和 PD12 的ALE 相接，表示采用單獨地址和數據總線配置。其 AO 腳接高電平用于控制命令或數據輸入到 PDIUSBD I2，也就是編程中 outportcmd()和 outportdata()函數。此外89C52 的多位地址/數據復用總線 PO 可直接與 PDIUSBD12 的數據總線相連，CLKOUT 時鐘輸出為 89C52 提供時鐘輸入。在該數據采集系統中，用 ADC0809 采集 05V 的電壓信號，經 A/D 轉換后將數字量存入預先設定的緩沖區里，利用接口芯片 D12 將數據送至 USB 總線上。設備應用程序從緩沖區里取數據顯示，通過數值來說明 USB 接口的采集速率比一般的串行總線速度高。當前端的電壓信號不斷變化的同時，在 PC 上可以觀察到數據的變化，這就表明利用 USB 接口在數字采集系統中進行數據傳輸是能夠實現的，而且能夠很好的實現，硬件電路原理圖祥見附圖B1。 系統的軟件設計 PDIUSBD12 的固件編程思想PDIUSBD 12 的固件設計成完全的中斷驅動。當 CPU 處理前臺任務時，USB 的傳輸可在后臺進行。這就確保了最佳的傳輸速率和更好的軟件結構，同時簡化了編程和調試。后臺 ISR(中斷服務程序)和前臺主程序循環之間的數據交換通過事件標志和數據緩沖區來實現。其原理圖如圖 所示圖 前后臺工作原理 由于這種結構，主循環不關心數據是來自 USB 串口還是并口，它只檢查循環緩沖區內需要處理的新數據。這個概念很重要，這樣主循環程序專注于數據的處理而ISR 能夠以最大可能的速度進行數據的傳輸。相似的，控制端點在數據包處理時采用了同樣的概念。ISR 接收和保存數據緩沖區中的控制傳輸并設置相應的標志寄存器。主循環向協議處理程序發出請求。由于所有的標準器件，級別和廠商請求都是在協議處理程序中進行處理，ISR 得以保持它的效率，而且一旦增加新的請求只需要在協議層進行修改。 PDIUSBD12 固件編程的結構固件的積木式結構如圖 所示，圖中箭頭表示數據傳輸方向。下面是事件標志“EPPFLAGS”和 Setup 包數據緩沖區“CONROL_ XFER”的結構體: //事件標志 typedef union_ epp_ flags{struct_flags{ unsigned char timer:1。 unsigned char busreset:1。 unsigned char suspend:1。 unsigned char setup_packet:1。 unsigned char remote_wakeup:1。 unsigned char in_isr:1。 unsigned char control_state:2。 unsigned char configuration:1。 unsigned char verbose:1。 unsigned char epl_rxdone:1。 unsigned char setup_dma:1。