基于51單片機的音樂播放器制作(編輯修改稿)

　

【文章內容簡介】 賴CPU、存儲器等單一器件發展，移動互聯、三網融合、多屏互動、智能終端帶來了多重市場空間，商業模式不斷創新為市場注入新活力。目前我國集成電路產業已具備一定基礎，多年來我國集成電路產業所聚集的技術創新活力、市場拓展能力、資源整合動力以及廣闊的市場潛力，為產業在未來5年～10年實現快速發展、邁上新的臺階奠定了基礎。 單片機最小系統在設計的時候我們了解了2款芯片，AT89C51和AT89C52。下面是2款芯片的簡介:AT89C51：是一種帶4K字節FLASH存儲器（FPEROM—Flash Programmable and Erasable Read Only Memory）的低電壓、高性能CMOS 8位微處理器，俗稱單片機。AT89C2051是一種帶2K字節閃存可編程可擦除只讀存儲器的單片機。單片機的可擦除只讀存儲器可以反復擦除1000次。該器件采用ATMEL高密度非易失存儲器制造技術制造，與工業標準的MCS51指令集和輸出管腳相兼容。由于將多功能8位CPU和閃爍存儲器組合在單個芯片中，ATMEL的AT89C51是一種高效微控制器，AT89C2051是它的一種精簡版本。AT89C51單片機為很多嵌入式控制系統提供了一種靈活性高且價廉的方案。主要功能特性：1) 與MCS51 兼容；2) 4K字節可編程FLASH存儲器；3) 全靜態工作：0Hz24MHz；4) 1288位內部RAM；5) 兩個16位定時器/計數器；6) 5個中斷源；7) 可編程串行通道；8) 低功耗的閑置和掉電模式；9) 片內振蕩器和時鐘電路。AT89C52：是一個低電壓，高性能CMOS 8位單片機，片內含8k bytes的可反復擦寫的Flash只讀程序存儲器和256 bytes的隨機存取數據存儲器（RAM），器件采用ATMEL公司的高密度、非易失性存儲技術生產，兼容標準MCS51指令系統，片內置通用8位中央處理器和Flash存儲單元，AT89C52單片機在電子行業中有著廣泛的應用。主要功能特性：1) 兼容MCS51指令系統；2) 8kB可反復擦寫(大于1000次）Flash ROM；3) 32個雙向I/O口；4) 256x8bit內部RAM；5) 3個16位可編程定時/計數器中斷；6) 時鐘頻率024MHz；7) 2個串行中斷，可編程UART串行通道；8) 2個外部中斷源，共8個中斷源；9) 2個讀寫中斷口線，3級加密位；10) 低功耗空閑和掉電模式，軟件設置睡眠和喚醒功能。 結論我們通過集成電路和2款單片機的屬性和優缺點對比，我們覺得AT89C51單片機芯片更加適合本次實驗的中心控制芯片。第3章 硬件設計 硬件結構圖31是以AT89C51單片機為核心的音樂播放器系統硬件設計結構框圖。該系統主要是由復位電路、按鍵電路、時鐘電路、中心模塊、揚聲器驅動等組成。其工作原理為：此音樂播放器，有三個按鍵及控制按鈕：播放/暫停、下一曲、上一曲；通過控制按鈕控制單片機，播放所要求的音樂，并通過放大電路和喇叭輸出聲音。圖31 硬件結構圖 中心控制模塊 中控采用的是AT89C51芯片，下面是AT89C51的引腳圖：第3章 硬件設計圖32 AT89C51引腳圖各端口作用： P0口：P0口是一個8位漏極開路的雙向I/O口。作為輸出口，每位能驅動8個TTL邏輯電平。對P0端口寫“1”時，引腳用作高阻抗輸入。當訪問外部程序和數據存儲器時，P0口也被作為低8位地址/數據復用。在這種模式下，P0具有內部上拉電阻。在flash編程時，P0口也用來接收指令字節；在程序校驗時，輸出指令字節。程序校驗時，需要外部上拉電阻。 P1口：P1口是一個具有內部上拉電阻的8位雙向I/O口，p1輸出緩沖器能驅動4個TTL邏輯電平。對P1端口寫“1”時，內部上拉電阻把端口拉高，此時可以作為輸入口使用。作為輸入使用時，被外部拉低的引腳由于內部電阻的原因，將輸出電流（IIL）。此外，（）和時器/計數器2的觸發輸入（），具體如下表所示。在flash編程和校驗時，P1口接收低8位地址字節。 引腳號第二功能 l T2（定時器/計數器T2的外部計數輸入），時鐘輸出 l T2EX（定時器/計數器T2的捕捉/重載觸發信號和方向控制） l MOSI（在系統編程用） l MISO（在系統編程用） l SCK（在系統編程用） P2口：P2口是一個具有內部上拉電阻的8位雙向I/O口，P2輸出緩沖器能驅動4個TTL邏輯電平。對P2端口寫“1”時，內部上拉電阻把端口拉高，此時可以作為輸入口使用。作為輸入使用時，被外部拉低的引腳由于內部電阻的原因，將輸出電流（IIL）。在訪問外部程序存儲器或用16位地址讀取外部數據存儲器（例如執行MOVX @DPTR）時，P2口送出高八位地址。在這種應用中，P2口使用很強的內部上拉發送1。在使用8位地址（如MOVX @RI）訪問外部數據存儲器時，P2口輸出P2鎖存器的內容。在flash編程和校驗時，P2口也接收高8位地址字節和一些控制信號。P3口：P3口是一個具有內部上拉電阻的8位雙向I/O口，p3輸出緩沖器能驅動4個TTL邏輯電平。對P3端口寫“1”時，內部上拉電阻把端口拉高，此時可以作為輸入口使用。作為輸入使用時，被外部拉低的引腳由于內部電阻的原因，將輸出電流（IIL）。P3口亦作為AT89C52特殊功能（第二功能）使用，如下表所示。在flash編程和校驗時，P3口也接收一些控制信號。 端口引腳第二功能 l RXD(串行輸入口) l TXD(串行輸出口) l INTO(外中斷0) l INT1(外中斷1) l TO(定時/計數器0) l T1(定時/計數器1) l WR(外部數據存儲器寫選通) l RD(外部數據存儲器讀選通) 此外，P3口還接收一些用于FLASH閃存編程和程序校驗的控制信號。 RST——復位輸入。當振蕩器工作時，RST引腳出現兩個機器周期以上高電平將是單片機復位。 ALE/PROG——當訪問外部程序存儲器或數據存儲器時，ALE（地址鎖存允許）輸出脈沖用于鎖存地址的低8位字節。一般情況下，ALE仍以時鐘振蕩頻率的1/6輸出固定的脈沖信號，因此它可對外輸出時鐘或用于定時目的。要注意的是：每當訪問外部數據存儲器時將跳過一個ALE脈沖。對FLASH存儲器編程期間，該引腳還用于輸入編程脈沖（PROG）。如有必要，可通過對特殊功能寄存器（SFR）區中的8EH單元的D0位置位，可禁止ALE操作。該位置位后，只有一條MOVX和MOVC指令才能將ALE激活。此外，該引腳會被微弱拉高，單片機執行外部程序時，應設置ALE禁止位無效。PSEN——程序儲存允許（PSEN）輸出是外部程序存儲器的讀選通信號，當AT89C52由外部程序存儲器取指令（或數據）時，每個機器周期兩次PSEN有效，即輸出兩個脈沖，在此期間，當訪問外部數據存儲器，將跳過兩次PSEN信號。EA/VPP——外部訪問允許，欲使CPU僅訪問外部程序存儲器（地址為0000HFFFFH），EA端必須保持低電平（接地）。需注意的是：如果加密位LB1被編程，復位時內部會鎖存EA端狀態。如EA端為高電平（接Vcc端），CPU則執行內部程序存儲器的指令。FLASH存儲器編程時，該引腳加上+12V的編程允許電源Vpp，當然這必須是該器件是使用12V編程電壓Vpp。 電源模塊對于一個電子系統來說，電源部分的設計越發重要。對于一個實際的電子系統，要認真的分析它的電源需求。不僅僅是關心輸入電壓，輸出電壓和電流，還要考慮到總的功率，電源實現的效率，電源部分對負載變化的瞬態響應能力，關鍵器件對電源波動的容忍范圍以及相應的允許的電源紋波，還有散熱問題等等。本次設計基于AT89C51功率因數測量系統中使用到咯+5V的電源，電源設計的原理圖如下。電路中使用到的芯片是7805，7805是穩壓芯片，好處是應用比較簡單，只需要接上幾個電容就可以使用了。第3章 硬件設計圖33 電源電路圖 控制電路控制電路，、。當電鍵按下時接口接低電平，實現對音樂播放器的控制。鍵1連通實現上一曲更換，鍵二連通實現下一曲更換，鍵三連通實現開始暫停操作。 復位電路復位電路的基本功能是：系統上電時提供復位信號，直至系統電源穩定后，撤銷復位信號。為可靠起見，電源穩定后還要經一定的延時才撤銷復位信號，以防電源開關或電源插頭分合過程中引起的抖動而影響復位。復位電路采用RC充電電路組成上電復位單片機電路，當系統上電時，在上電初期，電容C充電，使復位腳持續高電平，當C充電到達一定程度復位腳電位會慢慢變低，最后被電阻R完全拉低，高電平復位的時間由充電的時間決定，充電時間又由R與C的阻值和容值之積決定。一旦單片機復位腳拉低后就一直都低電平，只有下電后再上電才重新開始復位過程。電路圖如下所示：圖34 復位電路圖 電路設計所需要的器件表31 電路設計器件表類別序號型號數量（單位）用途電源178051個系統電源IC芯片2AT89c511片CPU3LM3861片實時時鐘日歷芯片電容430pF2個單片機時鐘震蕩電路510μF1個復位電路61個7470μF1個822μF1個947μF1個101個11100μF1個晶振1212MHz1支電阻131支141KΩ2支復位電路1510KΩ1支限壓保護16470Ω1支喇叭