正文內容

基于fpga的計數器設計(編輯修改稿)

2026-07-19 13:44 本頁面

　

【文章內容簡介】的復雜性可以介于簡單的門和完整的電子數字系統之間。數字系統能夠按層次描述，并可在相同描述中顯式地進行時序建模。Verilog HDL 語言具有下述描述能力：設計的行為特性、設計的數據流特性、設計的結構組成以及包含響應監控和設計驗證方面的時延和波形產生機制。所有這些都使用同一種建模語言。此外，Verilog HDL語言提供了編程語言接口，通過該接口可以在模擬、驗證期間從設計外部訪問設計，包括模擬的具體控制和運行。Verilog HDL語言不僅定義了語法，而且對每個語法結構都定義了清晰的模擬、仿真語義。因此，用這種語言編寫的模型能夠使用Verilog仿真器進行驗證。語言從C編程語言中繼承了多種操作符和結構。Verilog HDL提供了擴展的建模能力，其中許多擴展最初很難理解。但是，Verilog HDL語言的核心子集非常易于學習和使用，這對大多數建模應用來說已經足夠。當然，完整的硬件描述語言足以對從最復雜的芯片到完整的電子系統進行描述。主要能力基本邏輯門，例如and、or和nand等都內置在語言中。用戶定義原語（UDP）創建的靈活性。用戶定義的原語既可以是組合邏輯原語，也可以是時序邏輯原語。開關級基本結構模型，例如pmos 和nmos等也被內置在語言中。提供顯式語言結構指定設計中的端口到端口的時延及路徑時延和設計的時序檢查。可采用三種不同方式或混合方式對設計建模。這些方式包括：行為描述方式—使用過程化結構建模；數據流方式—使用連續賦值語句方式建模；結構化方式—使用門和模塊實例語句描述建模。Verilog HDL中有兩類數據類型：線網數據類型和寄存器數據類型。線網類型表示構件間的物理連線，而寄存器類型表示抽象的數據存儲元件。能夠描述層次設計，可使用模塊實例結構描述任何層次。設計的規模可以是任意的；語言不對設計的規模（大小）施加任何限制。Verilog HDL不再是某些公司的專有語言而是IEEE標準。人和機器都可閱讀Verilog 語言，因此它可作為EDA的工具和設計者之間的交互語言。Verilog HDL語言的描述能力能夠通過使用編程語言接口（PLI）機制進一步擴展。PLI是允許外部函數訪問Verilog 模塊內信息、允許設計者與模擬器交互的例程集合。設計能夠在多個層次上加以描述，從開關級、門級、寄存器傳送級（RTL）到算法級，包括進程和隊列級。能夠使用內置開關級原語在開關級對設計完整建模。同一語言可用于生成模擬激勵和指定測試的驗證約束條件，例如輸入值的指定。Verilog HDL 能夠監控模擬驗證的執行，即模擬驗證執行過程中設計的值能夠被監控和顯示。這些值也能夠用于與期望值比較，在不匹配的情況下，打印報告消息。在行為級描述中，Verilog HDL不僅能夠在RTL級上進行設計描述，而且能夠在體系結構級描述及其算法級行為上進行設計描述。能夠使用門和模塊實例化語句在結構級進行結構描述。Verilog HDL 的混合方式建模能力，即在一個設計中每個模塊均可以在不同設計層次上建模。Verilog HDL 還具有內置邏輯函數，例如amp。（按位與）和（按位或）。高級編程語言結構，例如條件語句、情況語句和循環語句，語言中都可以使用。可以顯式地對并發和定時進行建模。提供強有力的文件讀寫能力。語言在特定情況下是非確定性的，即在不同的模擬器上模型可以產生不同的結果；例如，事件隊列上的事件順序在標準中沒有定義。語言用途Verilog HDL就是在用途最廣泛的C語言的基礎上發展起來的一種硬件描述語言，它是由GDA(Gateway Design Automation)公司的PhilMoorby在1983年末首創的，最初只設計了一個仿真與驗證工具，之后又陸續開發了相關的故障模擬與時序分析工具。1985年Moorby推出它的第三個商用仿真器VerilogXL,獲得了巨大的成功，從而使得Verilog HDL迅速得到推廣應用。1989年CADENCE公司收購了GDA公司，使得VerilogHDL成為了該公司的獨家專利。1990年CADENCE公司公開發表了Verilog HDL,并成立LVI組織以促進Verilog HDL成為IEEE標準，即IEEE Standard 13641995.Verilog HDL的最大特點就是易學易用，如果有C語言的編程經驗，可以在一個較短的時間內很快的學習和掌握，因而可以把Verilog HDL內容安排在與ASIC設計等相關課程內部進行講授，由于HDL語言本身是專門面向硬件與系統設計的，這樣的安排可以使學習者同時獲得設計實際電路的經驗。與之相比，VHDL的學習要困難一些。但Verilog HDL較自由的語法，也容易造成初學者犯一些錯誤，這一點要注意。 Verilog HDL的發展歷史1981年Gateway Automation(GDA)硬件描述語言公司成立。1983年該公司的Philip Moorby首創了Verilog HDL，Moorby后來成為Verrlog HDLXL的主要設計者和Cadence公司的第一合伙人。19841985年Moorby設計出第一個關于Verilog HDL的仿真器。1986年Moorby對Verilog HDL的發展又做出另一個巨大的貢獻，提出了用于快速門級仿真的XL算法。隨著Verilog HDLXL的成功，Verilog HDL語言得到迅速發展。1987年Synonsys公司開始使用Verilog HDL行為語言作為綜合工具的輸入。1989年Cadence公司收購了Gateway公

點擊復制文檔內容

數學相關推薦

基于fpga的計數器設計(編輯修改稿)

基于multisim加法計數器的仿真_畢業論文設計-資料下載頁

eda基于vhdl的24進制計數器課程設計-資料下載頁

基于單片機的光電計數器課程設計-資料下載頁

基于單片機的光電計數器的設計(仿真軟件)-資料下載頁

n進制計數器的設計-資料下載頁

基于單片機的光電計數器的設計(仿真軟件)-資料下載頁

基于單片機的00-99計數器的設計-資料下載頁

基于單片機的00-99計數器的設計-資料下載頁

實驗二基于hdl十進制計數器設計-資料下載頁

基于單片機的工業產品自動計數器設計-資料下載頁

畢業設計-基于單片機的頻率計數器設計-資料下載頁

光電計數器的設計畢業設計-資料下載頁

畢業設計-基于單片機的頻率計數器設計-資料下載頁

計數器設計ppt課件-資料下載頁

基于單片機的紅外計數器畢業設計論文-資料下載頁

基于fpga的計數器設計(已改無錯字)

基于fpga的計數器設計-資料下載頁

基于fpga的計數器設計(參考版)

基于fpga的計數器設計-文庫吧資料

基于fpga的計數器設計-展示頁