超聲波測距系統畢業設計論文(編輯修改稿)

　

【文章內容簡介】 間隔和脈沖的計數，主要由啟動與關閉計數器控制、12分頻器、16位計時計數器、二選一數據選擇器及8位數據鎖存器組成。接收模塊主要接收回波信號和關閉計數器，當接收模塊接收到信號以后，便啟動計數，達到計數值，就輸出高電平，用來關閉計時計數器停止計數。為防止信號串擾，在信號發射時，CUAN端輸入高電平，對其信號進行屏蔽，如圖65：圖65 計時計數器模塊經過實驗室調試，本文給出的基于單片機與FPGA相結合的多路同步超聲波 測距系統與其它系統具有如下優勢：(1)抗環境影響因素能力強。在工作環境中，對聲速影響的因素很多。 (2)采用125 kHz的頻率，同時采用多路超聲波精確同步測距。 (3)采用FPGA與AT89C51結合的方案，由FPGA來完成多路超聲波傳播時間的精確測量，AT89C51完成信號的啟動以及數據的處理。與常規系統相比，雖然增加了FPGA硬件，但是系統也舍棄了一些系統所采用的溫度補償模塊，大大提高了系統的精度和系統的靈活性，如圖66：圖66系統總電路圖如圖67所示。系統總共有6個模塊，分別是電源模塊、發射模塊(超聲波產生和功率放大)、接收模塊、DSP模塊、擴展單元模塊和單片機模塊。 圖67 發射電路發射電路如圖68（a）所示。發射電路將接收到的方波脈沖信號送入乙類推挽放大電路，用其輸出信號驅動CMOS管，接著將其脈沖信號加到高頻脈沖變壓器進行功率放大，使幅值增加到100多伏，最后將放大的脈沖方波信號加到超聲波換能器上產生頻率為125 kHz的超聲波并將其發射出去。接收電路如圖68（b）由OP37構成的兩級運放電路，TL082構成的二階帶通濾波電路以及LM393構成的比較電路三部分組成。因本系統頻率較高，回波信號非常弱，為毫伏級，因此設計成兩級放大電路，第一級放大100倍，第二級放大50倍，共放大5 000倍左右。 圖68另外考慮到本系統要適應各種復雜的工作環境，因此設計了由TL082構成的高精度帶通濾波電路，以供回波信號放大后進行進一步濾波，將濾波后的信號輸入到LM393構成的比較器反相輸入端，與基準電壓相比較，并且對其比較輸出電壓進行限幅，將其電壓接至D觸發器，比較器將經過放大后的交流信號整形出方波信號，將其接至FPGA，啟動接收模塊計數，達到脈沖串設定值時，關閉計時計數器停止計數。 多普勒超聲波測量中傳感器的激勵方式有單載頻脈沖激勵、連續正弦波激勵和偽隨機碼信號激勵等，由于連續正弦信號的采集較為容易，也適于作頻譜分析，因此選用這種方式。超聲信號的頻移反映了流速的信息，測準頻移是保證測量精度的關鍵，愈少在頻譜中引入干擾分量愈好，因此我們需要源信號有較高的純度。一般的正弦振蕩電路會有很多諧波分量，而且頻率漂移較大，一旦調節好了頻率又不易修改，使系統適應不同頻率傳感器的靈活性減低，但是DDS芯片可以解決這些問題。DDS技術是一種把一系列數字量形式的信號通過DAC轉換成模擬量形式信號的合成技術。目前使用最廣泛的一種DDS方式是利用高速存儲器作查尋表，然后通過高速DAC產生已經用數字形式存人的正弦波。本系統選用的DDS芯片是AD公司生產的COMS型DDS芯片AD9850，該芯片最高可支持125 MHz的時鐘頻率，32位頻率調節字可用并行或串行方式裝入。+ V或+5 V供電，極低功耗，28腳SSOP封裝。AD9850有兩種裝載頻率調節字的方式，無優劣之分。AD9850有32位調節字，分為W0，W1，W2，W3，W4五個字節，每次只能寫入一個字節，當WCLK腳變高時，寫入有效。FQUD有效時，AD9850讀取新的調節字，產生新的頻率輸出。RESET有效時，清除調節字寄存器。如圖69：圖6974HC574是8D鎖存器，可將寫入的數據保存在輸出端直到下次時鐘到來。AD9850的WCLK，FQUD和RESET均通過74HC574連在DSP的GPIOA上，他們的時序是通過寫入數據產生的。流體中有較高的顆粒含量，超聲波的衰減較大，發射信號要有一定功率，因此功率放大不可少。由于超聲波的頻率較高(640 M)，進行功率放大時一般的功率放大集成電路帶寬不夠，因此只好用功率晶體管搭放大電路。具體電路如圖4所示。該圖為推挽式放大電路，Q1為NPN管(3DDSA)，Q2為PNP管(3CDSA)。DDSIN接DDS的輸出，變壓器的輸出接發送傳感器。 該模塊主要是將探頭接收到的信號進行調理，得到含有流體流速信息的多普勒頻偏信號，供后續數字系統部分做進一步分析處理。接收探頭接收到的信號分別通過中心頻率為1 MHz和640 kHz的窄帶帶通波器，濾去其中的低頻雜散噪聲，放大以后送入解調器，輸出含有流速信息的低頻多普勒頻偏信號，然后送入TMS320F2812的模／數轉換器。TLE2072是低噪聲高速JFET輸入運算放大器，他的單位增益帶寬可達10 MHz，能滿足信號放大帶寬的要求，電路中起到前置放大及阻抗變換的作用。MC1350為可控增益選頻放大器，中頻變壓器T1(T2)諧振頻率為640 kHz(1 MHz)，對信號起帶通濾波的作用，輸出信號經TLE2072半波放大后，由RC濾波形成MC1350增益控制電壓，從而使輸人信號強度在較大范圍內變化時得到一穩定的輸出信號，此電路可使輸入信號的波動范圍達60 dB時輸出保持穩定，保證系統的穩定工作。 接收信號放大電路輸出的信號相對于發射信號產生了頻移，此頻移在0～3 kHz范圍，反映流體的流速大小，由于此頻移相對于發射信號頻率較小，直接進行頻率測量精度難以保證，所以采取混頻措施得到差頻信號。含有差頻信息的高頻信號通過CD4053模擬開關與發射信號的本振方波(CP1或CP2)進行乘積運算，經TLE2072阻抗變換后利用阻容濾波器進行低通濾波得到差頻信號。7 AT89C51單片機簡介AT89C51是一種帶4K字節閃爍可編程可擦除只讀存儲器的低電壓，高性能CMOS8位微處理器，俗稱單片機。AT89C2051是一種帶2K字節閃爍可編程可擦除只讀存儲器的單片機。單片機的可擦除只讀存儲器可以反復擦除100次。該器件采用ATMEL高密度非易失存儲器制造技術制造，與工業標準的MCS51指令集和輸出管腳相兼容。由于將多功能8位CPU和閃爍存儲器組合在單個芯片中，ATMEL的AT89C51是一種高效微控制器，AT89C2051是它的一種精簡版本。AT89C單片機為很多嵌入式控制系統提供了一種靈活性高且價廉的方案如圖71：圖711． 主要特性：與MCS51兼容4K字節可編程閃爍存儲器壽命：1000寫/擦循環數據保留時間：10年全靜態工作：0Hz24Hz三級程序存儲器鎖定128*8位內部RAM32可編程I/O線兩個16位定時器/計數器5個中斷源可編程串行通道低功耗的閑置和掉電模式2．管腳說明：VCC：供電電壓。GND：接地。P0口：P0口為一個8位漏級開路雙向I/O口，每腳可吸收8TTL門電流。當P1口的管腳第一次寫1時，被定義為高阻輸入。P0能夠用于外部程序數據存儲器，它可以被定義為數據/地址的第八位。在FIASH編程時，P0口作為原碼輸入口，當FIASH進行校驗時，P0輸出原碼，此時P0外部必須被拉高。P1口：P1口是一個內部提供上拉電阻的8位雙向I/O口，P1口緩沖器能接收輸出4TTL門電流。P1口管腳寫入1后，被內部上拉為高，可用作輸入，P1口被外部下拉為低電平時，將輸出電流，這是由于內部上拉的緣故。在FLASH編程和校驗時，P1口作為第八位地址接收。P2口：P2口為一個內部上拉電阻的8位雙向I/O口，P2口緩沖器可接收，輸出4個TTL門電流，當P2口被寫“1”時，其管腳被內部上拉電阻拉高，且作為輸入。并因此作為輸入時，P2口的管腳被外部拉低，將輸出電流。這是由于內部上拉的緣故。P2口當用于外部程序存儲器或16位地址外部數據存儲器進行存取時，P2口輸出地址的高八位。在給出地址“1”時，它利用內部上拉優勢，當對外部八位地址數據存儲器進行讀寫時，P2口輸出其特殊功能寄存器的內容。P2口在FLASH編程和校驗時接收高八位地址信號和控制信號。8 LED動態掃描顯示電路LED 因其VF值特性原因做不到相同,隨著溫度及電流大小也有些VF值也會發生變化,一般不適合并聯設計。但是有些情況又不得不并聯解決多顆LED驅動成本問題,這些設計可以為大家做些參考。注意需要VF值分檔,同檔VF值的LED盡量使用在同一產品上面,產品可以保證誤差電流在1mA之內LED相對恒流狀態。如圖81：圖81 LED動態掃描顯示電路采用集成三極管可以保持每路LED電流一致,這些三極管在相同溫度環境下、相同工藝條件生產出來的β值一樣,可以保證每路電流基本一樣。恒流部分在要求不是很高的條件下可以這樣設計,穩定的電壓或穩定的PWM伏值驅動穩壓后的三極管偏壓,做到基本恒流。采用精度較高的IC做恒流參考源,R可以設定IC輸出電流,一經確定R阻值可以使用固定電阻代替。多三極管集成器件的使用可以減少IC的使用數量,從而減低設計產品成本。線性大功率LED恒流輸出可以并聯使用,在產品設計中我們往往找不到較大電流的驅動IC,一般2A以上就很少見,標稱2A的IC也不一定可以極限使用。大于1A的IC工藝成本的原因MOS管都是外置,外置MOS管線路復雜,可靠性減低。并聯使用是有效的設計辦法。采用DD312并聯參考設計直接驅動3顆6WLED。使能PWM控制信號需要適當的隔離,避免相互干擾和驅動能力問題。EN使能電壓要符合規格書要求,不要電壓太高損壞EN腳。一般IC耐壓是指負載和電源 ,沒有注明激勵電壓請不要大于5V設計。像這種檢測在LED的一端LED恒流驅動IC也可以并聯設計驅動,實際上IC是單獨工作的,最后在并流一起。DCDC方式是工作在較高的頻率上,需要注意的是PCB布板時避免交叉設計,各自濾波、旁路電容要緊靠IC附近,負載電流最后會和即可。9 提高敏感器件抗干擾性能提高敏感器件的抗干擾性能是指從敏感器件這邊考慮盡量減少對干擾噪聲的拾取,以及從不正常狀態盡快恢復的方法。 提高敏感器件抗干擾性能的常用措施如下： （1）布線時盡量減少回路環的面積,以降低感應噪聲。 （2）布線時,電源線和地線要盡量粗。除減小壓降外,更重要的是降低耦合噪聲。 （3）對于單片機閑置的I/O口,不要懸空,要接地或接電源。其它IC的閑置端在不改變系統邏輯的情況下接地或接電源。 （4）對單片機使用電源監控及看門狗電路,如： IMP809,IMP706,IMP813, X5043,X5045等,可大幅度提高整個電路的抗干擾性能。 （5）在速度能滿足要求的前提下,盡量降低單片機的晶振和選用低速數字電路。 （6）IC器件盡量直接焊在電路板上,少用IC座。 其它常用抗干擾措施 （1）交流端用電感電容濾波:去掉高頻低頻干擾脈沖。（2）變壓器雙隔離措施:變壓器初級輸入端串接電容,初、次級線圈間屏蔽層與初級間電容中心接點接大地,次級外屏蔽層接印制板地,這是硬件抗干擾的關鍵手段。次級加低通濾波器:吸收變壓