2fsk調制與解調系統設計(編輯修改稿)

　

【文章內容簡介】 好，頻率穩定度高，電路不甚復雜，在實用中可以用一個頻率合成器代替兩個獨立的振蕩器,再經分頻鏈，進行不同的分頻，也可得到2FSK信號。 2FSK信號解調方案的比較與選擇數字調頻信號的解調方法很多，如相干檢測法、包絡檢波法、過零檢測法、差分檢測法等。下面就相干檢測法、非相干檢測法、過零檢測法和差分檢測法進行介紹。 濾波+包絡檢波法，其可視為由兩路2ASK解調電路組成。這里，兩個帶通濾波器（帶寬相同，皆為相應的2ASK信號帶寬；中心頻率不同，分別為、起分路作用，用以分開兩路2ASK信號，上支路對應，下支路對應，經包絡檢測后分別取出它們的包絡及；抽樣判決器起比較器作用，把兩路包絡信號同時送到抽樣判決器進行比較，從而判決輸出基帶數字信號。若上、下支路及的抽樣值分別用表示，則抽樣判決器的判決準則為2FSK信號包絡檢波方框圖 相干檢測法相干檢測的具體解調電路是同步檢波器。圖中兩個帶通濾波器的作用同于包絡檢波法，起分路作用。它們的輸出分別與相應的同步相干載波相乘，再分別經低通濾波器濾掉二倍頻信號，取出含基帶數字信息的低頻信號，抽樣判決器在抽樣脈沖到來時對兩個低頻信號的抽樣值進行比較判決（判決規則同于包絡檢波法），即可還原出基帶數字信號。2FSK相干檢測方框圖 過零檢測法單位時間內信號經過零點的次數多少，可以用來衡量頻率的高低。數字調頻波的過零點數隨不同載頻而異，故檢出過零點數可以得到關于頻率的差異，這就是過零檢測法的基本思想。在圖中，2FSK信號經限幅、微分、整流后形成與頻率變化相對應的尖脈沖序列，這些尖脈沖的密集程度反映了信號的頻率高低，尖脈沖的個數就是信號過零點數。把這些尖脈沖變換成較寬的矩形脈沖，以增大其直流分量，該直流分量的大小和信號頻率的高低成正比。然后經低通濾波器取出此直流分量，這樣就完成了頻率——幅度變換，從而根據直流分量幅度上的區別還原出數字信號“1”和“0”。過零檢測法方框圖及各點波形圖 差分檢波法，輸入信號經接收濾波器濾除帶外無用信號后被分成兩路，一路直接送到乘法器（平衡調制器），另一路經時延τ送到乘法器，相乘后再經低通濾波器提取信號。解調的原理可作如下說明：設輸入為，它與時延之波形的乘積為若用低通濾波器除去倍頻分量，則其輸出為可見，是角頻率偏移的函數，但卻不是一個簡單的函數關系。現在我們是當地選擇使則有=，故此有 當時或 當時若角頻偏較小；1，則有 當時或 當時由此可見，當滿足條件及1時，輸出電壓將與角頻偏呈線性關系。這是鑒頻特性所要求的。差分檢波法基于輸入信號與延遲的信號相比較，信道上的延遲失真，將同時影響相鄰信號，故不影響最終的鑒頻效果。實踐表明，當延遲失真為0時，這種方法的檢測性能不如普通鑒頻法，但當有較嚴重延遲失真使，它的性能要比鑒頻法優越。不過差分檢波法的實現將要受條件的限制。帶通低通 差分檢波原理 2FSK解調方案的選擇由于過零檢測法用vhdl語言實現相對容易，且對于數字信號來說，過零檢測法較其他三種分析方法更簡單，因此我們決定用過零檢測法來實現FSK信號的解調。3. 電路設計及仿真結果分析 2FSK信號調制系統的設計根據鍵控法調制的原理，需要一個時鐘信號和兩個載波和，以及一個數據選擇器（這是調制的關鍵，其主要作用是在“1”時選通一個載波，在“0”時讓另一路載波通過）。對于數字基帶信號（也就是調制信號），我們可以用偽隨機序列發生器來產生。其中，偽隨機序列發生器可以看作是一個基帶信號源，在實際應用中，可以由具體信號源來替代。、。2選1數據選擇器由偽隨機序列信號控制在2950Hz和1475Hz兩個信號中選擇一個輸出。 2950Hz 1475Hz 2FSK信號調制系統框圖 分頻器分頻器是數字電路中最常用的電路之一，在FPGA的設計中也是使用效率非常高的基本設計。基于FPGA實現的分頻電路一般有兩種方法：一是使用FPGA 芯片內部提供的鎖相環電路，如 ALTERA 提供的PLL（Phase Locke Loop），Xilin提供的DLL（Delay Locked Loop）；二是使用硬件描述語言，如VHDL、Verilog HDL 等。使用鎖相環電路有許多優點，如可以實現倍頻；相位偏移；占空比可調等。但FPGA 提供的鎖相環個數極為有限，不能滿足使用要求。因此使用硬件描述語言實現分頻電路經常使用在數字電路設計中，消耗不多的邏輯單元就可以實現對時鐘的操作，具有成本低、可編程等優點。此次實驗中，我們小組就采用VHDL來實現分頻器的功能。實現起來非常方便。輸入分頻器的程序，編譯無誤后，進行波形仿真，結果如圖所示。將該模塊封裝，如圖所示。為了方便使用，此次實驗所做的分頻器可以將CLK時鐘信號分別進行2分頻，4分頻，8分頻，16分頻和32分頻，其中我們選用4分頻信號作為載波，選用8分頻信號作為載波，32分頻用作偽隨機序列發生器的時鐘信號。 分頻器仿真結果圖從圖中我們可以看到由CLK信號分別分出了5種不同的頻率，分別CLK信號的1/2(div2)、1/4(div4)、1/8(div8)、1/16(div16)和1/32(div32)，例如在div2中，每一個電平對應1個CLK時鐘周期，所以一個div2周期包含2個CLK時鐘周期，同理，div4的電平包含了4個CLK時鐘周期等等。 分頻器的封裝 偽隨機序列發生器偽隨機碼是數字通信中重要信碼之一，常作為數字通信中的基帶信號源，應用于干擾碼、誤碼測試、擴頻通信、保密通信等領域。偽隨機序列又叫M序列，可由線性移位寄存器網絡產生。該網絡由n級串聯的雙態器件，移位脈沖產生器和模2加法器組成。偽隨機序列的主要特點：線性移位寄存器的輸出序列是一個周期序列。當初始狀態是0狀態時，線性移位寄存器的輸出全0序列。級數相同的線性移位寄存器的輸出序列和反饋邏輯有關。同一個線性移位寄存器的輸出序列還和起始狀態有關。對于級數為r的線性移位寄存器，當周期p＝時，改變移位寄存器初始狀態只改變序列的初相。這樣的序列稱為最大長度序列或m序列，簡稱nrz。本設計中的M序列發生器是一種通過帶有兩個反饋抽頭的4級反饋移位寄存器產生的一串“100110101111000”循環序列。 M序列發生器電路圖 M隨機序列的封裝 M隨機序列的波形圖 數據選擇器在數字信號的傳輸過程中，有時需要從一組輸入數據中選出某一個來，這是就要用到一種叫做數據選擇器（Data Selector,或稱多路開關 Maltiplexer）的邏輯電路。這一過程恰與數據分配器相反，在英文中數據分配器De