正文內容

hdb3編解碼器的設計(編輯修改稿)

2025-08-24 06:48 本頁面

　

【文章內容簡介】 t0=0Codeoutv=0count0=countv0+1Codeoutv=01Count0=0end圖2 插“v”流程圖程序如下： BEGINadd_v:PROCESS(clk,clr) BEGINIF(RISING_EDGE(clk)) THENIF(clr=39。139。) THENcodeoutv=00。count0=0。ELSE CASE codein ISWHEN 39。139。=codeoutv=01。 count0=0WHEN 39。039。= IF(count0=3) THEN codeoutv=11。count0=0。ELSEcount0=count0+1。codeoutv=00。END IF。WHEN OTHERS=codeoutv=00。count0=count0。END CASE。END IF。END IF。AND PROCESS add_v。經插v后仿真波形如下：圖3 插V仿真波形從仿真波形可以看出當出現四個連0串的時候，把第四個“0”變換成符號“V”，用 “11”標識。 “1”用“01”標識，“0”用“00”。“B”模塊插“B”模塊的建模思路是當相鄰“V”符號之間有偶數個非0符號時，把后一小段的第1個“0”變換成一個“B”符號。可調用D觸發器來實現延遲，這樣經插“V”處理過的碼元，可在同步時鐘的作用下同時進行是否插“B”的判決，等到碼元從移位寄存器里出來的時候，就可以決定是應該變換成“B”符號，還是照原碼輸出。程序流程圖如4所示：開始Firstv=0Codeoutv=01Codeoutv=00Codeoutv=01Count1=Count01+1Count1=Count01Firstv=0?Count1=0。Firstv=0s1(4)=1。s0(4)=0Count1=0??s1(4)=s1(3)。s0(4)=s0(3)Count(1)=0s1(4)=s1(0)。s0(4)=s0(3)Codeoutb=s1(4)amp。s0(4)圖4 插“B”模塊流程圖程序如下：s0(0)=codeoutv(0)。s1(0)=codeoutv(1)。ds11:DFF PORT MAP(s1(0),clk,s1(1))。ds01:DFF PORT MAP(s0(0),clk,s0(1))。ds12:DFF PORT MAP(s1(1),clk,s1(2))。ds02:DFF PORT MAP(s0(1),clk,s0(2))。ds13:DFF PORT MAP(s1(2),clk,s1(3))。ds03:DFF PORT MAP(s0(2),clk,s0(3))。ds14:DFF PORT MAP(s1(3),clk,s1(4))。ds04:DFF PORT MAP(s0(3),clk,s0(4))。 ds15:DFF PORT MAP(s1(4),clk,s1(5))。 ds05:DFF PORT MAP(s0(4),clk,s0(5))。 bclk:clkb=NOT clk。add_b:PROCESS(clkb)。BEGINIF(RISING_EDGE(clkb)) THENIF(codeoutv=11) THENIF(firstv=0) THENcount1=0。firstv=1。s1(4)=s1(3)。s0(4)=s0(3)。ELSEIF(count1=0) THENs1(4)=39。139。s0(4)=39。039。count1=0。ELSEs1(4)=s1(3)。s0(4)=s0(3)

點擊復制文檔內容

教學課件相關推薦

hdb3編解碼器的設計(編輯修改稿)

畢業設計基于fpga的hdb3編譯碼器設計-資料下載頁

汽車解碼器租賃合同-資料下載頁

外文翻譯---基于eda技術的hdb3編碼器的設計與實現-資料下載頁

hdb3編碼器的fpga實現畢業設計說明書-資料下載頁

汽車解碼器(2)-資料下載頁

汽車解碼器-(2)-資料下載頁

基于fpga的hdb3碼的編譯碼器與譯碼器設計(軟件設計)[寶典-資料下載頁

mp3解碼器畢業論文-資料下載頁

汽車解碼器的工作原理-資料下載頁

hdb3編碼器的fpga實現畢業設計說明書-資料下載頁

視頻監控系統解碼器設計畢業論文-資料下載頁

基于fpga的hdb3碼的編譯碼器與譯碼器設計(軟件設計)-資料下載頁

dac解碼器選購指南-資料下載頁

ta8759bn視頻解碼器-資料下載頁

制解碼器和譯碼器分析課程設計-資料下載頁

hdb3編解碼器的設計-文庫吧在線文庫

hdb3編解碼器的設計(完整版)

hdb3編解碼器的設計(更新版)

hdb3編解碼器的設計(專業版)

hdb3編解碼器的設計(留存版)