機械儀表]基于vhdl的萬年歷設計(編輯修改稿)

　

【文章內容簡介】 斷信號 panduan 可從月計數器的判斷信號的輸 出 pan 引入。 日計數器的源程序如下： LIBRARY IEEE。 USE 。 USE 。 ENTITY day IS PORT(panduan:IN STD_LOGIC_VECTOR(1 DOWNTO 0)。 clk :IN STD_LOGIC。 q1 :OUT STD_LOGIC_VECTOR (3 DOWNTO 0)。 q2 :OUT STD_LOGIC_VECTOR (3 DOWNTO 0)。 c :OUT STD_LOGIC)。 END ENTITY day。 ARCHITECTURE rt_1 OF day IS SIGNAL q3,q4:STD_LOGIC_VECTOR(3 DOWNTO 0)。 SIGNAL pan:STD_LOGIC_VECTOR(1 DOWNTO 0)。 BEGIN PROCESS(clk,panduan) BEGIN IF clk39。EVENT AND clk=39。139。 THEN q3=q3+39。139。 IF q3=9 THEN q4=q4+39。139。q3=0000。 END IF。 13 pan=panduan。 CASE pan IS WHEN 00=IF q3=0001 AND q4=0011 THEN q3=0001。q4=0000。c=39。139。 ELSE c=39。039。 END IF。 WHEN 01=IF q3=0000 AND q4=0011THEN q3=0001。q4=0000。c=39。139。 ELSE c=39。039。 END IF。 WHEN 10=IF q3=1000 AND q4=0010THEN q3=0001。q4=0000。c=39。139。 ELSE c=39。039。 END IF。 WHEN 11=IF q3=1001 AND q4=0010THEN q3=0001。q4=0000。c=39。139。 ELSE c=39。039。 END IF。 WHEN OTHERS=NULL。 END CASE。 END IF。 q1=q3。q2=q4。 END PROCESS。 END ARCHITECTURE rt_1 。 日計數器的 波形 仿真如圖 至圖 所示： 1）當 判斷 信號 panduan 為 00 時，日計數器的 波形 仿真如圖 所示： 14 圖 判斷信號 panduan 為 00 時日計數器的仿真圖 如圖 所示，當輸入 信號 panduan 為 00 時，日計數器計數至 31 時，等待 至 clk 信號下一個 脈沖上升沿到來時，進位輸出 c 產生一個輸出脈沖，同時日計數器再次從 1 開始計數，故設計正確。 2）當輸入信號 panduan 為 01 時 ，日計數器的波形仿真如圖 所示： 圖 判斷信號 panduan 為 01 時日計數器的仿真圖 如圖 所示，當輸入的 panduan 為 01 時，日計數器計數至 30 時，等待至 clk 信號下一個脈沖上升沿到來時，進位輸出 c 產生一個輸出脈沖，同時日計數器再次從 1 開始計數，故設計正確。 3)當輸入信號 panduan 為 10 時，日計數器的波形仿真如圖 所示： 15 圖 判斷信號 panduan 為 10 時日計數器的仿真圖 如圖 所示，當輸入的 panduan 為 10 時，日 計數器計數至 28 時，等待至 clk 信號下一個脈沖上升沿到來時，進位輸出 c 產生一個輸出脈沖，同時日計數器再次從 1 開始計數，故設計正確。 4)當輸入信號 panduan 為 11 時，日計數器的波形仿真如圖 所示： 圖 判斷信號 panduan 為 11 時日計數器的仿真圖 如圖 所示，當輸入的 panduan 為 11 時，日計數器計數至 29 時，等待至 clk 信號下一個脈沖上升沿到來時，進位輸出 c 產生一個輸出脈沖，同時日計數器再次從 1 開始計 16 數，故設計正確。 月計數器模塊 月計數 器為 12 進制計數器，但需要為日計數器的進制提供判斷信號，所以該模塊需要有判斷信號的輸出。此外，由于閏年的 2 月和平年的 2 月，判斷信號輸出不同，所以該模塊需要從年計數模塊引入閏年的判斷信號。最終，其必須達到如下設計要求： 若月份是大月，則該信號 pan 輸出 00，若月份是小月，則該信號 pan 輸出 01，若月份是平年的 2月，則該信號 pan 輸出 10，若月份是閏年的 2 月，則該信號 pan 輸出 11。 月計數器的源程序如下： LIBRARY IEEE。 USE 。 USE 。 ENTITY t_12 IS port(clk :IN STD_LOGIC。 run :IN STD_LOGIC。 c:OUT STD_LOGIC。 pan :OUT STD_LOGIC_VECTOR(1 DOWNTO 0)。 q1,q2:OUT STD_LOGIC_VECTOR(3 DOWNTO 0))。 END ENTITY t_12。 ARCHITECTURE rt_1 OF t_12 IS SIGNAL qq1,qq2: STD_LOGIC_VECTOR (3 DOWNTO 0)。 SIGNAL q3: STD_LOGIC_VECTOR (7 DOWNTO 0)。 BEGIN PROCESS(clk) BEGIN IF clk39。EVENT AND clk=39。139。 THEN qq1=qq1+39。139。 IF qq1=9 THEN qq2=qq2+1。qq1=0000。 END IF。 IF qq2=1 AND qq1=2 THEN qq1=0001。qq2=0000。c=39。139。 17 ELSE c=39。039。 END IF。 END IF。 q3=qq2amp。qq1。 CASE q3 IS WHEN 00000001=pan=00。 january WHEN 00000010=IF run=39。139。 THEN pan=11。 ELSE pan=10。 END IF。 february WHEN 00000011=pan=00。 march WHEN 00000100=pan=01。 april WHEN 00000101=pan=00。 may WHEN 00000110=pan=01。 june WHEN 00000111=pan=00。 july WHEN 00001000=pan=00。 august WHEN 00001001=pan=01。 september WHEN 00010000=pan=00。 october WHEN 00010001=pan=01。 november WHEN 00010010=pan=00。 december WHEN others=NULL。 END CASE。 q1=qq1。q2=qq2。 END PROCESS。 END ARCHITECTURE rt_1。 月計數器的波形仿真如圖 至圖 所示： 1）當輸入信號 run 為 1 時，即表示該年份為閏年，月計數器的波形仿真如圖 所示： 18 圖 閏年時月計數器的仿真圖 如圖 所示，當輸入信號 run 為高電平，即表示閏年時，在 2 月份，輸出判斷信號pan 為 11；在大月，輸出判斷信號 pan 為 00；在小月，輸出判斷信號 pan 為 01；與日計數器的進制判斷要求一致，故設計正確。 2）當輸入信號 run 為 0 時，即表示該年份為平年，月計數器的波形仿真如圖 所示： 圖 平年時月計數器的仿真圖 19 如圖 所示，當輸入信號 run 為低電平，即表示平年時，在 2 月份，輸出判斷信號pan 為 10；在大月，輸出判斷信號 pan 為 00；在小月，輸出判斷信號 pan 為 01；與日計數器的進制判斷要求一致，故設計正確。 年計數器模塊 1） 年低位計數器 年低位計數器為 100 進制計數器，同時在年低位計數器中需要判斷該年是否為閏年。除此，低位計數器不僅要有觸發輸入，也要有進位輸出，作為年高位計數器的觸發輸入。 年低位計數器源程序如下： LIBRARY IEEE。 USE 。 USE 。 ENTITY year_1 IS PORT(clk:IN STD_LOGIC。 y1,y2:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。 run,c:OUT STD_LOGIC)。 END ENTITY year_1。 ARCHITECTURE rt_1 OF year_1 IS SIGNAL q1,q2,q3:STD_LOGIC_VECTOR(3 DOWNTO 0)。 BEGIN PROCESS(clk) BEGIN IF clk39。EVENT AND clk=39。139。 THEN q1=q1+39。139。 IF q1=9 THEN q1=0000。q2=q2+39。139。