基于at89c2051單片機的專用頻率計的設計(編輯修改稿)

　

【文章內容簡介】 Hz 的交流電源，而有些國家采用的是 60Hz 的交流電源， 對于出口到這些國家的電器設備，其 產品的 性能測試必 須在 60Hz 的交流電源下 浙江科技學院信息與電子工程學院 2020 屆畢業設計（論文） 班級： 電子信息工程 A1 姓名： 連炎鑒 學號： 103023027 第 3 頁 共 36 頁 進行，為了監視 60Hz 交流電源 的頻率，就必須要用頻率計 。 針對 這個問題 ， 本課題 基于 AT89C2051 單片機技術 設計 了 一臺專用頻率計 。 課題的目標 本頻率計設計 是基于芯片級的設計思想來實現的，充分利用 AT89C2051本身 硬件資源，形成最小硬件系統 。 在設計中，使用 AT89C2051的 作為待測頻率信號的脈沖輸入計數部件，定時器 T1用來對脈沖信號的周期進行計數。 頻率 測量范圍 在 ~，測量結果 用兩位整數位和兩位小數位 以 在 4位 LED數碼管上顯示 。 浙江科技學院信息與電子工程學院 2020 屆畢業設計（論文） 班級： 電子信息工程 A1 姓名： 連炎鑒 學號： 103023027 第 4 頁 共 36 頁 第 2 章 設計方案論證 頻率計的制作方案有很多：有基于 CPLD 的數字 頻率計設計 、 基于 FPGA 的數字 頻率計設計 、 基于 VHDL 的數字頻率計的設計 、基于單片機的數字頻率 計設計等等。由于在不同的測試場合對頻率計的 功能 要求都不盡相同，如 頻率測量范圍 ，精度和 分辨率 等要素 ,所以合理選擇設計方案是關鍵。 頻率計設計方案 選擇 基于 VHDL 的設計 方案 該方案采用 VHDL 編程語言實現。頻率計由分頻器，閘門，選擇器 ，計數器，鎖存器和顯示電路組成。測頻原理框圖如下 圖 所示 : 圖 測頻原理框圖 1. 分頻器 :分頻器將標準信號分成一系列低頻的信號，作為測量的時基信號，送入閘門，同時，復位脈沖由分頻器產生。 顯示電路 閘門 分 頻 器 鎖存器 計數器 選擇器 標準信號 被測信號 浙江科技學院信息與電子工程學院 2020 屆畢業設計（論文） 班級： 電子信息工程 A1 姓名： 連炎鑒 學號： 103023027 第 5 頁 共 36 頁 2. 閘門 :閘門可以將分頻器產生的頻率信號生成相應 的 閘門信號（即 一 個周期的門 控信號）。 3. 選擇器 :可以根據被測頻率的高低，選擇相應 的閘門信號，以 達到較好的測量精度。選擇方式通過用戶手動 換檔的方法實現。 4. 計數器 :計數器的作用是對一個閘門信號中的被測信號脈沖 進行計數，計數結果即為被測頻率對所選用時基的相對值。 5. 鎖存器 :鎖存器用來鎖存計數結果， 以及使 該結果得以較長時間的穩定顯示。 6. 顯示電路 :顯示電路使頻率值在數碼管上顯示，供讀數。 根據以上的原理框圖，確定數字頻率計的基本流程圖如下 圖 所示 : 圖 頻率計流程圖 接通電源 待命狀態 適當量程 轉換量程 測頻計數 顯示頻率值 下一頻率 NO NO YES YES 浙江科技學院信息與電子工程學院 2020 屆畢業設計（論文） 班級： 電子信息工程 A1 姓名： 連炎鑒 學號： 103023027 第 6 頁 共 36 頁 基于 CPLD 的設計方案 該方案 在硬件電路設計時，可先將 CPLD的內部電路分為控制、計數、鎖存及譯碼四個電路模塊分別進行設計，然后再將這四個電路模塊有機地結合成一個能完成測頻功能并具有顯示輸出信號的整體系統 [3]。其系統電路模塊結構框圖如 下 圖 ： 圖 系統電路模塊圖 1. 控制電路模塊 ： 為實現系統功能，控制電路模塊需輸出三個信號：一是控