計算機組成原理課程設計報告_基于vhdl的數字電子鐘的設計與實現(編輯修改稿)

　

【文章內容簡介】 C 輸出都 鄒其昌 基于 VHDL 的數字電子鐘的實現與設計 第 17 頁 共 27 頁 為 1，經過一個與非門后一路經反相后送入或非門的一個輸入端，輸出送往計數器的清零端 RD 使秒計數器清零，另 一路經反相后作為進位脈沖送入秒十位計數器的脈沖輸入端。 秒十位計數器 ： 在這里 74LS161 被接成六進制計數器，接法與秒個位計數器相同，秒個位計數器送來的進位脈沖送入秒使位計數器的脈沖輸入端，使其按二進制自然序依次遞增 1， QA、 QB、 QC、 QD 端輸出為 0000、 000 00 001 0100、 0101，當輸出為 0110 也就是 6 時， QB、 QC 輸出為 1， QA、 QD 輸出為 0， QB、 QC經過一個與非門后一路先送往秒十位計數器的清零端，然后取反接或非門的另一個輸入端后送入秒個位計數器的清零端，將整個 秒計數器清零，另一路經反相后作為進位脈沖送入分個位計數器的脈沖輸入端 分計數器的連接方法與秒計數器相同，分計數器向時計數器送進位脈沖。秒、分的六十進制計數器的構成如圖所示： 圖 計數及顯示實驗電路圖 其程序代碼如下 : 。定時中斷處理程序： TIME: PUSH ACC 。保護現場 PUSH PSW MOV TL0,0B4H 。賦定時初值 MOV TH0,3CH INC 20H 。 鄒其昌 基于 VHDL 的數字電子鐘的實現與設計 第 18 頁 共 27 頁 MOV A,20H CJNE A,20,RETI1 MOV 20H,00H 。一秒鐘時間到 MOV A,21H ADD A,01H DA A MOV 21H,A CJNE A,60H,RETI1 MOV 21H,00H 。一分鐘時間到 MOV A,22H ADD A,01H DA A MOV 22H,A CJNE A,60H,RETI1 MOV 22H,00H 。一小時時 間到 ○ 2 74LS161 構成二十四進制計數器 ： 二十四進制計數器，也是用兩個 74LS161 集成塊來實現的，方法與二十四進制計數器大同小異，但其要求個位是十進制，狀態變化在 0000～ 1001 間循環，十位是二進制，狀態變化在 0000～ 0010 間循環，顯示為 0~23 時。 原理：由分計數器送來的進位脈沖送入時個位計數器，電路在分進位脈沖的作用下按二進制自然序依次遞增 1，當計數到 24，這時小時個位輸出 0100（也就是 4），小時十位輸出 0010（也就是 2），小時十位計數器 只有 QC 端有輸出，小時個位計數器只有 QB 端有輸出，將 QC、 QB 端接一個二輸入與非門，與非門輸出一路先送入十位計數器的清零端然后取反送入或非門的另一個輸入端，輸出接小時個位計數器的清零端，其每 10小時清零并向小時十位計數器送進位脈沖，當十位輸出為二，小時個位輸出為四時，將整個電路清零，另一路取反后作為星期進位脈沖送入星期顯示電路的脈沖輸入端，完成 24小時的顯示及向星期電路送星期進位脈沖的功能。二十四進制計數器的構成如圖所示： 鄒其昌 基于 VHDL 的數字電子鐘的實現與設計 第 19 頁 共 27 頁 圖 鬧鈴功能 （一分鐘整點報時） 其電路圖如下： 圖 鬧鈴功能 電 日歷系統（星期顯示） 74LS48 的內部邏輯入圖所示 ： 鄒其昌 基于 VHDL 的數字電子鐘的實現與設計 第 20 頁 共 27 頁 圖 為顯示星期，本實驗只用到前面的七中狀態，只要滿足 ，則可以正顯示從星期一到星期日。用 74LS290 做一 個七進制的加法計數器，將時的十位的進位脈沖接到顯示星期的 74LS290 的輸入脈沖就可以了。 電路圖如下 ： 圖 鄒其昌 基于 VHDL 的數字電子鐘的實現與設計 第 21 頁 共 27 頁 數字鐘總電框 圖 如下圖所示： 圖 根據實驗原理，將所需要的各部分做好，在將起接在一起就得到了所需的電路圖。如下圖所示： 鄒其昌 基于 VHDL 的數字電子鐘的實現與設計 第 22 頁 共 27 頁 圖 總電路圖 其程序代碼如下 : MOV A,23H CJNE A,24H,RETI1 MOV 23H,00H 。到時間達到 24小時 ,清零 . RETI1: POP PSW 。恢復現場 RETI 。中斷返回 ? NOP 。顯示子程序 DISP: ANL 2FH,10H 。處理小數點 MOV A,21H 。處理秒 21H2DH,2EH MOV A,22H 。處理分鐘 22H2CH,2DH MOV A,23H 。處理小時 23H2AH,2BH MOV R0,2FH 。顯示偏移量 MOV P0,a 。送顯示 MOV R2,80H 。延時 DJNZ R3,LOOP1 。循環顯 示 TABLE: db 28h,7eh,0a2h,62h,74h,61h,21h 。不帶小數點 DB 7ah,20h,60h,00,00,00,00,00,00 DB 8H,5eH,82H,42H,54H,41H,1H,5aH 。帶小數點 DB 00H,40H,00,00,00,00,00,00 。按鍵判斷程序 JZ RETX 。無鍵按下則返回 鄒其昌 基于 VHDL 的數字電子鐘的實現與設計 第 23 頁 共 27 頁 JZ RETX 。鍵盤去抖動。 MOV R6,A 。將鍵值存入 R6。 JNZ LOOP2 。等待鍵釋放 ANKEY: CLR EA 。關 中斷 LX: MOV A,R6 JB ,L1 。是功能鍵轉 L1 JB ,L2 。是確認鍵轉 L2 JB ,L3 。是減 1鍵轉 L3 JNB ,L12 。不是增 1鍵，轉 L12 JB ,L6 。判斷使哪一位（時、分、秒）的值加 1 LCALL KEY 。判斷有無鍵按下。 L2: MOV 25H,00H 。確認鍵處理程序 L3: JB ,L61 。增一鍵處理程序 L1: MOV A,25H 。功能鍵處理程序 LB1: MOV 25H,01H 。25H 單元是標志位，（ 25H） =01H 調節時單元的值 LB3: MOV 25H,04H 。25H 單元是標志位，（ 25H） =01H 調節秒單元的值 LB2: MOV 25H,02H 。25H 單元是標志位，（ 25H） =01H 調節分單元的值 L6: MOV A,23H 。時加一 L8:MOV A,22H 。分加一 L9: MOV A,21H 。秒加一 ADD A,01H DA A 4 系統仿真 該電子鐘 對源程序進行編譯 ， 自動地把 VHDL 描述轉變成門級電路 ， 進而完成各種測試工作。 軟件平臺 自動對設計結果進行編譯 ，檢查 連接 ， 給出錯誤報告并進行邏輯綜合 ， 同時將產生編程文件和用于時序仿真用的輸出文件 ， 最后給出實現此項目最適合的器件。經過編譯 ， EDA 軟件平臺報告電路 連接沒有錯誤 。 仿真圖 鄒其昌 基于 VHDL 的數字電子鐘的實現與設計 第 24 頁 共 27 頁 圖 頂層設計仿真圖 由圖可知，當遇到上升沿時發一個信號，在高電位時有效，而在低電位時無效 。 在遇到上升沿時計數器進位加一，當計數器不為零時不發信號，只有當計數器為零 時才 發一個信號 。 單片機時間基準振蕩電路中振蕩晶體頻率的選擇必須要和程序中的時間基準相一致，也就是說要采用振蕩頻率為 12M 的振蕩晶體，否則若采用了 的振蕩晶體就會使得單個振蕩周期變長，故而使單個時間間隔變長，最終會導致實際上的電子鐘走時變“慢”。 由于單片機處理數據過程中要響應中斷等原因，而中斷服務程序所花費的時間必須在中斷返回后在計時單元中扣除掉，否則實際上制作出來的電子鐘會變“慢”。在本次程序設計中將中斷服務程序所花費的時 間直接從定時間隔 (50ms) 中扣除，也就是說將定時間隔設置得比 50ms 小一些，必須不斷地通過軟件調試該時間間隔，這樣才能使得電子鐘的走時誤差達到最小。在調試每個數碼管的發光時間時，必須反復修改程序中的給定的時間，直到整體上的顯示效果較好，不會有閃爍的現象產生。 鄒其昌 基于 VHDL 的數字電子鐘的實現與設計 第 25 頁 共 27 頁 圖 數字鐘計數器仿真圖 本設計中，由定時器 T0 每 50ms 一次中斷產生時鐘基準，中斷服務程序中校正了中斷產生的誤差。主程序中循環調用顯示程序完成顯示。顯示初始為： 12－ 00－ 00。沒有功能鍵。顯示部分采用 7 片 74LS161 級聯控制，由單片機的 p 向顯示器發出數據。顯示格式為： XX－ XX－ XX，分別代表小時，分鐘，秒 ， 為 24 小時制。仿真效果如 上 圖 .。 調試 優化 （ 1）單片機時間基準振蕩電路中振蕩晶體頻率的選擇必須要和程序中的時間基準相一致，也就是說要采用振蕩頻率為 12M的振蕩晶體，否則若采用了 的振蕩晶體就會使得單個振蕩周期變 長，故而使單個時間間隔變長，最終會導致實際上的電子鐘走時變“慢”。在本次程序設計中將中斷服務程序所花費的時間直接從定時間隔 (50ms) 中扣除，也就是說將定時間隔設置得比 50ms 小一些，必須不斷地通過軟件調試該時間間隔，這樣才能使得電子鐘的走時誤差達到最小。 （ 2）在調試每個數碼管的發光時間時，必須反復修改程序中的給定的時間，直到整體上的顯示效果較好，不會有閃爍的現象產生。 鄒其昌 基于 VHDL 的數字電子鐘的實現與設計 第 26 頁 共 27 頁 5 結束語 此次基于數字式電子鐘的設計與制作的獨特之處在于采用了動態顯示的形式，將 6 個數碼管串聯起來，這一點與一般的電子鐘采用靜 態顯示的方法不同，這樣的設計使得單片機的管腳得到了充分的利用，也使得本設計中的電路顯得小巧，省去了相應的芯片，節約了成本。本系統基本的實現了時鐘計時、顯示、鬧鐘及溫度和電壓測量及過欠壓頻率的測量。實際運行效果良好，并可進行進一步的擴展。 通過為期 兩 周的課程設計，我順利完成了 計算機組成原理課中基于流水技術構成的模型機的設計與實驗的 課程設計。在這次 課程 設計中，非常感謝課程設計老師 蔡老師 的指導，在 蔡 老師的身上學到的不僅僅是知識的層面，更重要的是他追求知識的熱情，還重要的是他對學生的尊重和關愛，卻又不失老師本身工作 的嚴謹的態度，他的工作作風以及對生活的態度讓我受益匪淺。 最后，感謝 蔡 老師給予我們很多方面的指導和幫助，謝謝同學的相互幫助，感謝有了這些，我才能很好的順利的完成我的這次課程設計。 鄒其昌 基于 VHDL 的數字電子鐘的實現與設計 第 27 頁 共 27 頁 參考文獻 [1] 孫裕晶，沙玲，趙紅霞 .實用控制系統設計教程 [M].長春：吉林大學出版社，2020. [2] 張振榮，晉明武等 .MCS51 單片機原理及實用技術 [M].北京：人民郵電出版社， 2020. [3] 周興華 .手把手教你學單片機 [M].北京：北京航空航天大學出版社， 2020. [4］褚振勇，翁木云 .FPGA 設計及應用［ M］ .西安：西安電子科技大學出版社，2020。 [5］ 潘 松，王國棟 .VHDL 實用教程［ M］ .成都：電子科技大學出版社， 2020。 [6] 王新梅，肖國鎮．糾錯碼 —— 原理與方法 (修訂版 ) [M]．西安電子科技大學出版社， 2020。 鄒其昌 基于 VHDL 的數字電子鐘的實現與設計 第 1 頁 共 27 頁 1 原文已完。下文為附加文檔，如不需要，下載后可以編輯刪除，謝謝！ 施工組織設計 本施工組織設計是本著“一流的質量、一流的工期、科學管理”來進行編制的。編制時，我公司技術發展部、質檢科以及項目部經過精心研究、合理組織、充分利用先進工藝，特制定本施工組織設計。 一、 工程概況： 西夏建 材城生活區 2 30住宅樓位于銀川市新市區 ，橡膠廠對面。 本工程由寧夏燕寶房地產開發有限公司開發，銀川市規劃建筑設計院設計。 本工程耐火等級二級，屋面防水等級三級，地震防烈度為 8度，設計使用年限 50 年。 本工程建筑面積 :27樓 。30樓 m2。室內地坪177。 以絕對標高 m 為準，總長 27樓 ； 30樓 m。總寬 27樓 ； 30樓 m。設計室外地坪至檐口高度 00m，呈長方形布置，東西向，三個單元。 本工程 設計屋面為坡屋面防水采用防水涂料。外墻水泥砂漿抹面，外刷淺灰色墻漆。內墻面除衛生間 200 300 瓷磚，高到頂外，其余均水泥砂槳罩