基于單片機的波形記錄器_畢業設計論文(編輯修改稿)

　

【文章內容簡介】 i l e : C : \ D oc um e nt s a nd S e t t i ngs \ us e r \桌面 \記錄器 \原理圖 \波形記錄器設計原理圖 .ddbD r a w n B y :872U 1AL F 356872U 2AL F 356D1D2R110k R210k R4RWR3 I nputR5+ 12GNDP 10 圖 同步觸發電路 程控基準電源設計 程控基準電源主要是為 ADC0809 提供可變的參考電壓，以適用不同幅度的輸入信號，擴大信號的輸入范圍，采用此方法可降低系統對前端電路的要求，電路如圖 所示。 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e vi s i onS i z eBD a t e : 6 J un 20xx S he e t of F i l e : C : \ D oc um e nt s a nd S e t t i ngs \ us e r \桌面 \記錄器 \原理圖 \波形記錄器設計原理圖 .ddbD r a w n B y :+ 12R22kR1100kR5100KR3100KR451K872U 1AO P 07872U 2AO P 07872U 3AO P 072k10k20k40k80k120k160k 200kX013X114X215X312X41X55X62X74I N H6A11B10C9V E E7X3C D 4051+ 5VD14Q12Q13D25Q27Q26D312Q310Q311D413Q415Q414C L K9C L R174L S 175GND74L S 138 的 Y4A L EP 03P 02P 01P 00A D C 0809 的 R E F A D C 0809 的 R E F + 圖 程控基準電源電路 本電路主要采用精密單運放 OP0 CD4051 多路轉換開關和地址鎖存器73LS175 組成， CD4051 由單片機控制，其地址線和 ADC0809 的通道地址選擇線相同， 這樣每個通道和一個參考電壓對 應了起來，即每個通道對應不同的輸入信號的范圍，這樣記錄波形前可估計波形的電壓大小，以接入不同的通道。 顯示電路設計 本 設計 采用數碼管靜態顯示，利用單片機的串行口發送，采用 74HC164 鎖存顯示代碼。顯示電路的具體電路如圖 。 東華理工大學畢業設計 （ 論文 ） 第三章 系統的硬件設計 8 1 2 3 4 5 6ABCD654321DCBAT i t l eN u m be r R e v i s i o nS i z eBD a t e : 1 2 M a y 20 0 6 S he e t o f F i l e : E : \談量 \原理圖 \波形記錄器 .d db D r a w n B y:abfcgdeD P Y1 2 3 4 5 6 7a b c d e f g8dpdpD P Y _7 S E G _D PA1B2Q03Q14Q25Q36Q410Q511Q612Q713C L K8MR97 4H C 1 6 4+5 R X DT X D 圖 通道顯示電路 該電路占用 I/O 接口資源少，且編程容易、管理簡單、顯示亮度高、穩定性好，占用 CPU 時間較少。 鍵盤接口電路 采用的是非編碼鍵盤，非編碼鍵盤是由軟件來識別鍵盤上的閉合的，它具有結構簡單 ，使用靈活等特點。 按鍵的消抖問題 組成鍵盤的按鍵有觸點式和非觸點式兩種，單片機中應用的一般是由機械觸點構成的。由于按鍵是機械觸點，當機械觸點斷開、閉合時，會產生抖動，這種抖動對于人來說是感覺不到的，但對計算機來說，則完全可以感應到，因為計算機的處理速度是在微秒級，而機械抖動的時間至少是毫秒級，對計算機而言，這已是一個漫長的過程了。要使每次按鍵只作一次響應，就必須考慮如何去除抖動，常用的去抖動的方法有兩種：軟件方法和硬件方法。在此設計中，采用了軟件法消除抖動，具體原理是：在單片機獲得信息后，不是確 認按鍵按下，而是延長10 毫秒或更長的時間后，再次檢測，如果仍然為低電平，則說明按鍵按下。這樣就避開了按鍵按下時的抖動時間，而在檢測到按鍵釋放后，再延時 5～ 10 毫秒，消除后沿的抖動，然后對鍵值進行處理。 鍵盤與單片機的接口電路的設計 鍵盤與單片機的接口電路如圖 所示： 其 3 個輸出口 (P1 P1 P13)作為矩陣鍵盤的列線，每根線上都加一個上拉電阻， 用于減小干擾，再由 P1 P1 P17作為行線，整個鍵盤共設 9 個鍵 。鍵盤的檢測方式采用中斷查詢：當有按鍵按下時，都會使與門輸出低電平，從而引起單片 機的中斷，單片機再判斷鍵號并轉入相應的處理。 東華理工大學畢業設計 （ 論文 ） 第 三章 系統的硬件設計 9 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e vi s i onS i z eBD a t e : 6 J un 20xx S he e t of F i l e : C : \ D oc um e nt s a nd S e t t i ngs \ us e r \桌面 \記錄器 \原理圖 \波形記錄器設計原理圖 .ddbD r a w n B y :R10KR10KR10KS W 6 S W 9S W 4 S W 7S W 1S W 5 S W 8S W 2S W 3P 11P 12P 13P 15P 16P 17I N T 0+ 5V123A nd 圖 鍵盤接口電路 控制和存儲電路的設計 在系統的設計時，為節約成本，采用最小化硬件設計，其外部需接 ADC、 DAC、以及數據存儲器，所以所選單片機只要有一定數量的并行輸入 /輸出口，有一定容量的程序存儲器和定時器、外部中斷源即可。 控制器的選擇 在設計時選用了 ATMEL 公司的 8 位 Flash單片機 AT89C51，其引腳圖 右圖 所示。 AT89C51單片機內核由 8031 內核構成的，所以 AT89C51的內部結構與 80C51 相近且與 MC51 系列單片機相互兼容，對其指令系統熟悉。本系統中需要并行輸入 /輸出口較多， AT89C51 有 4 個八位的并行 I/O 口，通過數據地址線的分時復用，可以滿足系統的要求； AT89C51 單片機帶 4KB片內 ROM，可存儲 4KB 的程序，而本系統的程序初步估計為一千個字節左右，因此程序存儲器可滿足系統要求，并留有相當大的剩余空間；方案中設計的顯示電路采用串行口方式連接，而 AT89C51 有一個全雙工串行口；另外設計中還用到了兩個中斷，而 AT89C51 有 6 個中斷源，兩個中斷優先級的中斷結構， 所 以采用 AT89C51 單片機能滿足設計的要求。 單片機晶振電路的設計 單片機內部帶有時鐘電路，因此，只需要在片外通過 X X2 引腳接入定時控制單元（晶體振蕩和電容），即可構成一個穩定的自激振蕩器。電路如圖 E A / V P31X119X218R E S E T9RD17WR16I N T 012I N T 113T014T115P 101P 112P 123P 134P 145P 156P 167P 178P 0039P 0138P 0237P 0336P 0435P 0534P 0633P 0732P 2021P 2122P 2223P 2324P 2425P 2526P 2627P 2728P S E N29A L E / P30T X D11R X D10V C C40GND20A T 8 9 C 5 1東華理工大學畢業設計 （ 論文 ） 第三章 系統的硬件設計 10 所示。 圖 單片機晶振電路 單片機復位電路的設計 任何微機都是通過可靠復位之后才可有序執行應用程序。同時，復位電路也是容易受干擾的敏感部位之一。因此，復位電路設計要求：其一要保證整個系統可靠復位，并具有上電自動復位和手動復位功能；其二是要有一定的抗干擾能 力。RST 引腳是復位輸入信號，高電平有效。在振蕩器穩定工作時，在 RST 引腳施加兩個機器周期（即 24 個晶振周期）以上的高電平，單片機將有效復位。如圖 為單片機復位電路，本系統單片機的晶振為 6MHz，實踐證明，只要 RESET 引腳的脈沖保持 10ms 以上的高電平，就能使單片機復位。圖 中非門的最小輸入高電平 Ui=2V，當充電時間 t= R C 時 ,則充電電壓 Uc== 5V≈2V，其中 t為復位時間。 t== 103 22 106=13ms，則電路設計滿足復位要求。 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e vi s i onS i z eBD a t e : 6 J un 20xx S he e t of F i l e : C : \ D oc um e nt s a nd S e t t i ngs \ us e r \桌面 \記錄器 \原理圖 \波形記錄器設計原理圖 .ddbD r a w n B y :DI N 4148R1KSWC22uF+51 2A74L S 04GNDR S T 圖 單片機復位電路 復位電路的抗干擾設計：單片機復位端口的干擾主要來自電源和按鈕傳輸線串入的噪聲。這些噪聲雖然不會完全導致系統復位，但有時會破壞 CPU 內的程序狀態字的某些位的狀態，對控制產生不良的影響。復位按鈕一般安裝在操作面板上，有較長的傳輸線，容易引起電磁感應干擾。主要抗干擾措施有：按鈕傳輸線采用具有抗電磁感應干擾性能的雙絞線，并遠離交流用電設備。在電路設計上，單片機復位端口處并聯 ~ 的高頻電容，或配置施密特電路，提高 對串入的噪聲的抑制能力，如圖 電路中與非門為施密特非門（ 74LS04）。電路中放電二極管 D不可缺少，當電源斷電后，電容通過二極管 D 迅速放電，待電源恢復時可實現可靠的上電復位。若沒有二極管 D，當電源因為某中干擾瞬間斷電1 2 3 4 5 6ABCD654321DCBAT itl eN u m be r R ev i sio nS iz eBD at e: 1 2 M ay 20 0 6 S he e t o f F ile : E :\談量 \原理圖 \波形記錄器 .d db D ra w n B y:C R Y ST A LC22 0P FC11 0P FX1X2東華理工大學畢業設計 （ 論文 ） 第三章 系統的硬件設計 11 時，由于電容 C 不能迅速將電荷放掉，待電源恢復時，單片機不可能實現上電自動復位，導致程序失控。 數據存儲器的選擇與掉電保護電路的設計 1 數據存儲器的選擇 數據存儲器用來存儲程序運行期間的工作變量和數據，又被稱為隨機存儲器RAM。在本設計中，存儲器容量可表明示波器水平方劃分細微的 程度，它是水平分辨率的倒數。示波器顯示屏水平刻度一般為 l0div，水平分辨率一般為 20 點/div。顯示滿屏幕需要 10 20=200 個點，考慮到八通道采樣，故需存儲 2008=1600 個點；但 為了能完整地觀察被測的整個變化過程，每個通道需采集 16256 個點，即每通道需要 4KB 的存儲容量。系統輸入八個通道，則需要 4 8KB