基于ad9851的便攜式數字掃頻儀器的設計(硬件設計)畢業論文(編輯修改稿)

　

【文章內容簡介】 號分兩檔：頻標 1為 步進頻率的 1 倍；頻標 2 為 步進頻率的 56 倍 。 g， 掃頻信號的輸出衰減器衰減范圍： 0 － 72dB。 南昌工程學院本科畢業設計（論文） 9 總體方案設計與論證 通過對 便攜式數字 掃頻儀概念的理解和對技 術指標的分析可知 ，掃頻儀的設計關鍵在于掃頻信號源、檢波器 ,單片機控制電路 的設計，本文提出了 兩個 設計 方案。 方案一 介紹 采用動態測量法，即沖擊響應測量 的方 法。如圖 下 所示，圖中 e(t)和 r(t)分別是系統時域中的激勵函數和零狀態響應函數，假設 e(t)和 r(t)的傅立葉變換分別是 E(jω) 和R(jω )，則系統的頻率特性 H（ jω ）可用式（ 21）計算： H（ jω ）＝ R(jω )/ E(jω) （ 21） 圖 22 沖擊響應測量原理圖 當輸入激勵函數 e(t)＝單位沖激函數δ (t)時，則輸出為系統的單位沖激響 h(t)，由于（ 1）式中的 E(jω )恒等于 1，于是就有 公式（ 22） 。 （ ） 計算得到的 H (jω )為復數，包 含了幅頻特性和相頻特性的完整信息。 本方案可以采用目前的 DSP 技術實現，只要產生一個沖激脈沖δ (t)，并對輸出響應進行數據采集，對輸出信號進行傅里葉變換就能得到被測系統的頻率特性。 方案二 介紹 采用穩態測量法，即掃頻法，如圖 23 所示。 第二章 便攜式掃頻儀器 方案 的 選擇 10 圖 23 掃頻法測量硬件 框圖 掃頻法是運用響應信號與輸入信號的幅值比（即該頻率的幅頻響應值）來反映網絡的幅頻特性。 本方案 的硬件設計框圖如圖 23， 由微控制器 ATmega128 控制 DDS 掃頻源產生 低頻掃頻信號，經寬帶放大器將信號進行放大，再由自動電平控制 控制掃頻信號的幅度值，最終產生幅度可控 且穩定 的掃頻信號。由于被測網絡是線性非時變網絡，所以掃頻信號經過被測網絡后，在被測網絡的輸出端得到的是調幅波，此調幅波經過有效值檢波，將載波濾出，最后進入 ADC 轉換器的信號就是反映被測網絡幅頻特性的信號。經 ADC 進行采樣處理，最后由微控制器將處理的采樣值送到液晶顯示器顯示，這樣被測網絡的幅頻特性就直觀地顯示出來了。 方案比較 方案一：采用動態測量 的方法，這種方法的好處是不 需 額外添加掃頻信號源，也不必添加 幅度 檢波 電路 和相位差檢測電路，因而硬件工作量小，測量時間比較短。 但這種方法微 控 制 器 C8051 DDS 掃頻源 寬帶 放大器 程 控衰減器 ADC 轉換器 鍵 盤 液晶 顯示器 被測 網絡 有效值 檢波器 南昌工程學院本科畢業設計（論文） 11 一般只適合 用于低頻系統的測量中，例如音頻 的 分析、電聲系統 的分析 、振動系統 的分析等。但在實際制作中需要制作一個質 量相當高 的沖激激勵脈沖信號源，或者頻譜和統計特性滿足測量要求的任意波形或序列信號，還需要一定的數據采集速度以及數字信號處理計算能力 ，這些都不易實現 。 方案二：穩態測量法適用于很寬的頻段，需要 額外添加一個頻率可步進或可掃頻的并符合相應指標要求的信號源，需要幅值檢波器，所需的儀器還包括掃頻、檢測和顯示的同步控制模塊 ，整個系統的硬件規模 較 方案一龐 大 多 ，數字計算的軟件工作量 則相對較小。在被測量系統可以接受的安全輸入幅值范圍 內，激勵信號的全部能量都可以集中于某一頻率上，被測網絡對該頻率激勵的穩態輸出信號分量的信噪比高，有利于提高測量精度。缺點是每次測量的是網絡的穩態響應，需要等待網絡達到穩態，從而測量時間上比較長。 總體方案確立 綜合考慮上面兩種方法的優缺點，也考慮到我們所學的知識以及各方法可以實現的可能性， 我們 決定 選用總體方案二 —— 穩態測量法。相對于質量要求很高的沖激激勵脈沖信號源來說，掃頻信號源信號更容易實現。 第三章 單元電路設計與分析 12 第 三 章 單元電路設計與 分析 本方案首先是由微控制器 ATmega128 控制 DDS 掃頻源 AD9851 產生特定的低頻掃頻信號，然后經過幅值放大電路，自動電平控制電路加在被測網絡的輸入端，檢波電路則將被測網絡的輸出輸入給 ADC 轉換器，再送給微處理器 ATmega128，微處理器經過運算得到被測網絡的幅頻特性曲線并在 LCD192X64 上面顯示出來，由于本系統采用的芯片較多，各芯片的額定電壓不一，因此加入了復雜的電源電路。 單片機主控模塊 的設計與分析 單片機簡介 ATmega128 是 ATMEL 公司 的 8 位系列單片機的最高配置的一款單片機，穩定性極高，應用極其廣泛 。 （ 1） 主要特性 的介紹 a， 高性能、低功耗的 AVR 8 位微處理器 b， 先進的 RISC 結構 – 133 條指令 – 大多數可以在一個時鐘周期內完成 – 32 x 8 通用工作寄存器 + 外設 控制寄存器 – 全靜態工作 – 工作于 16 MHz 時性能高達 16 MIPS – 只需兩個時鐘周期的硬件乘法器 c， 非易失性的程序和數據存儲器 – 128K 字節的系統內可編程 Flash d， 壽命 : 10,000 次寫 / 擦除周期 – 具有獨立鎖定位、可選擇的啟動代碼區 e， 通過片內的啟動程序實現系統內編程 f， 讀 修改 寫操作 – 4K 字節的 EEPROM – 4K 字節的內部 SRAM – 多達 64K 字節的優化的外部存儲器空間 – 可以對鎖定位進行編程以實現 軟件 加密 南昌工程學院本科畢業設計（論文） 13 – 可以通過 ISP 實現系統內編程 g， JTAG 接口 ( 與 IEEE 標準兼容 ) – 遵循 JTAG 標準的邊界掃描功能 – 支持擴展的片內調試 – 通過 JTAG 接口實現對 Flash, EEPROM, 熔絲位和鎖定位的編程 (2) 外設特點 – 兩個具有獨立的預分頻器和比較器功能的 8 位 定時器 / 計數器 – 兩個具有預分頻器、比較功能和捕捉功能的 16 位 定時器 / 計數器 – 具有獨立預分頻器的實時時鐘計數器 – 兩路 8 位 PWM – 6 路分辨率可編程（ 1 到 16 位）的 PWM – 輸出比較調制 器 – 8 路 10 位 ADC – 8 個單端通道 – 7 個差分通道 – 2 個具有可編程增益（ 1x, 10x, 或 200x）的差分通道 – 面向字節的兩線接口 – 兩個可編程的串行 USART – 可工作 于 主機 / 從機模式的 SPI串行接口 – 具有 獨立片內振蕩器的可編程 看門狗定時器 – 片內模擬比較器 （ 3） 特殊的處理器特點 – 上電復位以及可編程的掉電檢測 – 片內經過標定的 RC 振蕩器 – 片內 / 片外 中斷源 – 6 種睡眠模式 : 空閑模式、 ADC 噪聲抑制模式、省電模式、掉電模式 、 Standby 模式以及 –擴展的 Standby 模式 – 可以通過 軟件 進行選擇的時鐘頻率 – 通過熔絲位可以選擇 ATmega103 兼容模式 第三章 單元電路設計與分析 14 – 全局上拉禁止功能 （ 4） I/O 和封裝 – 53 個可編程 I/O 口線 – 64 引腳 TQFP 與 64 引腳 MLF 封裝 工作電壓 – ATmega128L – ATmega128 速度等級 – 0 8 MHz ATmega128L – 0 16 MHz ATmega128 ATmega128TQFP 封裝 現主要有這些型號： ATmega12816AU、 ATmega12816AI。 下面對 ATmega128 的型號標識進行解析 ： 型號緊跟的字母，表示電壓工作范圍。帶 ―L‖： ；若缺省，不帶 ―L‖： 。 例： ATmega12816AU，不帶 ―L‖表示工作電壓為 。 后綴的數字部分，表示支持的最高 系統時鐘 。 例： ATmega12816AU， ―16‖表示可支持最高為 16MHZ 的 系統時鐘 。 后綴第一（第二）個字母，表示封裝。 ―P‖： DIP 封裝， ―A‖： TQFP 封裝， ―M‖：MLF 封裝。 例： ATmega12816AU， ―A‖表示 TQFP 封裝。 后綴最后一個字母，表示應用級別。 ―C‖：商業級， ―I‖：工業級（有鉛）、 ―U‖工業級（無鉛）。 例： ATmega12816AU， ―U‖表示無鉛工業級。 ATmega12816AI， ―I‖表示有鉛工業級。 （ 5） ATmega128 各引腳功能 介紹 Vcc: 數字電路的電源。 GND:地。 a， 端口 A(PA7~PAO):端口 A 為雙向 I/O 口并具有可編程的內部上拉電阻。其輸出緩沖器具有對稱的驅動特性 ,可以輸出和吸收大電流。作為輸入使用時 ,若內部上拉電阻使能 ,則端口被外部電路拉低時將輸出電流。復位發生時端口 A 為三態。端口 A 也可以用作其他不同的特殊功能。 b， 端口 B(PB7~PB0):端口 B 為 8 位雙向 I/O 口 ,并具有可編程的內部上拉電阻 。其輸出緩沖器具有對稱的驅動特性 ,可以輸出和吸收大電流。作為輸入使用時 ,若內部上拉電阻南昌工程學院本科畢業設計（論文） 15 使能 .則端口被外部電路拉低時將輸出電流。復位發生時端口 B 為三態。端口 8 也可以用作其他不同 . c， 端口 C(PC7~PC0):端口 C 為 8 位雙向 I/0 口 ,并具有可編程的內部上拉電阻。其輸出緩沖器具有對稱的驅動特性 ,可以輸出和吸收大電流。作為輸入使用時 ,若內部上拉電阻使能 .則端口被外部電路拉低時將輸出電流。復位發生時端口 C 為三態。端口 C 也可以用作其他不同的特殊功能。在 ATmegal 03 兼容模式下 ,端口 C 只能作為輸出 ,而且在復位發生時不是三態。 d， 端口 D(PD7~PD0):端口 D 為 8 位雙向 I/0 口 ,并具有可編程的內部上拉電阻。其輸出緩沖器具有對稱的驅動特性 ,可以輸出和吸收大電流。作為輸入使用時 .若內部上拉電阻使能 .則端口被外部電路拉低時將輸出電流。復位發生時端口 D 為三態。端口 D 也可以用作其他不同 。 e， 端口 E(PE7~PE0):端口 E 為 8 位雙向 I/0 口 ,并具有可編程的內部上拉電阻。其輸出緩沖器具有對稱的驅動特性 ， 可以輸出和吸收大電流。作為輸入使用時 .若內部上拉電阻使能 .則端口被外部電路拉低時將輸出電流。復位發生時端口 E 為三態。端口 E 也可以用作其他不同的特殊功能 .。 d， 端口 F(PFT~PF0):端口 F 為 ADC 的模擬輸人引腳。如果不作為 ADC 的模擬輸入 .端口 F 可以作為 8 位雙向 I/0 口 ,并具有可編程的內部上拉電阻。其輸出緩沖器具有對稱的驅動特性 ,可以輸出和吸收大電流。作為輸入使用時 ,若內部上拉電阻使能 .則端口被外部電路拉低時將輸出電流。復位發生時端口 F 為三態。如果使能了 JTAG 接口 .則復位發生時引腳 PF 7(TDI)、 PF5(TMS)和 PF4(TCK)的上拉電阻使能。