畢業(yè)設(shè)計-基于at89c51單片機(jī)的數(shù)字鬧鐘設(shè)計(編輯修改稿)

　

【文章內(nèi)容簡介】 器（內(nèi)存地址 00H， 01H）用于控制寄存器和狀態(tài)寄存器，內(nèi)存地址 02H～ 08H 用于時鐘計數(shù)器（秒 ～ 年計數(shù)器），地址 09H～ 0CH 用于報 警寄存器（定義報警條件），地址 0DH 控制 CLKOUT 管腳的輸出頻率，地址 0EH 和 0FH 分別用于定時器控制寄存器和定時器寄存器。秒、分鐘、小時、日、月、年、分鐘報警、小時報警、日報警寄存器，編碼格式為 BCD，星期和星期報警寄存器不以 BCD 格式編碼。當(dāng)一個 RTC 寄存器被讀時，所有計數(shù)器的內(nèi)容被鎖存，因此，在傳送條件下， 可以禁止對時鐘／日歷芯片的錯讀。 11 報警功能模式 一個或多個報警寄存器 MSB（ AE=Alarm Enable 報警使能位）清０時，相應(yīng)的報警條件有效，這樣，一個報警將在每 分鐘至每星期范圍內(nèi)產(chǎn)生一次。設(shè)置報警標(biāo)志位 AF（控制／狀態(tài)寄存器２的位３）用于產(chǎn)生中斷， AF 只可以用軟件清除。 定時器 ８位的倒計數(shù)器（地址 0FH）由定時器控制寄存器（地址 0EH，參見表 25）控制，定時器控制寄存器用于設(shè)定定時器的頻率（ 4096， 64， 1，或 1/60Hz），以及設(shè)定定時器有效或無效。定時器從軟件設(shè)置的 8 位二進(jìn)制數(shù)倒計數(shù)，每次倒計數(shù)結(jié)束，定時器設(shè)置標(biāo)志位 TF（參見表 34），定時器標(biāo)志位 TF 只可以用軟件清除， TF 用于產(chǎn)生一個中斷（ /INT），每個倒計數(shù)周期產(chǎn)生一個脈沖作為中 斷信號。 TI/TP（參見表 34）控制中斷產(chǎn)生的條件。當(dāng)讀定時器時，返回當(dāng)前倒計數(shù)的數(shù)值。 CLKOUT 輸出 管腳 CLKOUT 可以輸出可編程的方波。 CLKOUT 頻率寄存器（地址 0DH；參見表 23）決定方波的頻率， CLKOUT 可以輸出 ( 缺省值 )， 1024， 32， 1Hz 的方波。 CLKOUT為開漏輸出管腳，通電時有效，無效時為高阻抗。 復(fù)位 PCF8563 包含一個片內(nèi)復(fù)位電路，當(dāng)振蕩器停止工作時，復(fù)位電路開始工作。在復(fù)位狀態(tài)下， I2C 總線初始化，寄存器 TF、 VL、 TD TD0、 TESTC、 AE 被置邏輯１，其它的寄存器和地址指針被清０。 內(nèi)部寄存器的功能 PCF8563內(nèi)部包括 16字節(jié)寄存器，現(xiàn)分述如下： (1)狀態(tài) /控制寄存器 狀態(tài) /控制寄存器有兩個，主要控制芯片的工作模式與各種功能，其內(nèi)容分別如表 322，表 323所述。 12 表 322控制／狀態(tài)寄存器 1 Bit 符號 7 TEST1 TEST1=0。普通模式 TEST1=1。EXT_CLK 測試模式 5 STOP STOP=0。芯片時鐘運行 STOP=1。所有芯片分頻器異步置邏輯 0。 芯片時鐘停止運行， （ CLKOUT 在 時可用） 3 TESTC TESTC=0。電源復(fù)位功能失效 （普通模式時置邏輯 0） TESTC=1；電源復(fù)位功能有效 6,4,2,1,0 0 缺省值置邏輯 0 表 323控制／狀態(tài)寄存器 2 Bit 符號 描述 7,6,5 0 缺省值置邏輯 0 4 TI/TF TI/TP=0:當(dāng) TF 有效時 INT 有效 (取決于 TIE 的狀態(tài) ) TI/TP=1:INT 脈沖有效 ,參見表 8 (取決于 TIE 的狀態(tài) ) 注意：若 AF 和 AIE 都有效時，則 INT 一直有效 3 AF 當(dāng)報警發(fā)生時， AF 被置邏輯 1；在定時器倒計數(shù)結(jié)束時， TF 被置邏輯 1，它們在被軟件重寫前一直保持原有值，若定時器和報警中斷都請求時，中斷源由 AF 和 TF 決定，若要使清除一個標(biāo)志位而防止另一標(biāo)志位被重寫，應(yīng)運用邏輯指令 AND，標(biāo)志位 AF 和 TF 值 。 2 TF 1 AIE 標(biāo)志位 AIE 和 TIE 決定一個中斷的請求有效或無效，當(dāng) AF 或 TF 中一個為“ 1”時中斷是 AIE 和 TIE 都置“ 1”時的邏輯或。 AE=0：報警中斷無效； AIE=1：報警中斷有效 TIE=0：定時器中斷無效；TIE=1：定時器中斷有效 0 TIE (2)時鐘 /日歷寄存器（地址 02H～ 08H） 振蕩電路輸出 1Hz脈沖輸入時鐘 /日歷寄存器，除星期寄存器外所有計數(shù)器都以 BCD碼格式存儲 。秒表寄存器的最高位被用作低電壓標(biāo)志。 PCF8563內(nèi)部集成有低電壓檢測電路，當(dāng)電源電壓降至 VLOW以下13 時， VL位（電壓低）自動置“ 1”，表示當(dāng)前時鐘 /日歷信息難以保證，該位必須軟件清除。可編程時鐘輸出頻率控制寄存器（地址 0DH）， FE位為 CLKOUT輸出使能位該位為 1時 CLKOUT輸出允許，在 CLKOUT引腳輸出一定頻率的占空比為 50％的脈沖：為 0時 CLKOUT輸出禁止，引腳為高阻態(tài)。當(dāng) CLKOUT輸出允許時，其輸出頻率通過編程時鐘輸出頻率寄存器的 FD1,FD0位確定具體為 FD1,FD0=00時 fclkout＝。FD1,FD0=01時 fclkout＝ 1024Hz， FD1,FD0=10時 fclkout＝ 32Hz,FD1,FD0=11時 fclkout＝ 。 (3)鬧鐘寄存器（地址 09H～ 0CH） 如表 ，通過給分、小時、日期和星期鬧鐘寄存器一個或多個加載有效的值，并將相應(yīng)鬧鐘使能為（ AE）設(shè)置為邏輯“ 0”則鬧鐘啟動，當(dāng)鬧鐘寄存器與對應(yīng)的時鐘值相同時，鬧鐘標(biāo)志（ AF）置為高。當(dāng)鬧鐘中斷允許有效時，輸出 /INT引腳被拉低，直到復(fù)位或軟件清除。 (4)計數(shù)模式 定時寄存器是一個 8位二進(jìn)制逆計數(shù)器，由定時器使能位（ TE）允許或禁止。其輸入源時鐘由定時器控制寄存器中的 TD1,TD0為選擇，具體為 。TD1,TD0=00時fin=4096Hz。TD1,TD0=01時 fin=64Hz。TD1,TD0=10時 ,fin=1Hz。TD1,TD0=11時 ,fin=1/60Hz。如表表 ,瑞允許計數(shù)報警 ,則當(dāng)定時器寄存器減為 0時 ,將發(fā)生一次計數(shù)報警 表 324 時鐘日歷寄存器 地址 寄存器 Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit2,1,0 02H 秒 VL 秒（ 00～ 59） BCD碼 03H 分 — 分（ 00～ 59） BCD碼 04H 小時 — — 小時（ 00～ 23） BCD碼 05H 日期 — — 日期（ 00～ 31） BCD碼 06H 星期 — — — — — 星期（ 0～ 6） BCD碼 07H 月 C — — 月（ 1～ 12） BCD碼 08H 年 年（ 00～ 99） BCD碼 09H 定鬧分 AE 定時鬧分（ 00～ 59） BCD碼 0AH 鬧鐘小時 AE — 定時鬧小時（ 00～ 59） BCD碼 0BH 鬧鐘日期 AE — 定時鬧日期（ 00～ 31） BCD碼 0CH 鬧鐘星期 AE — — — — 定時鬧星期 （ 0～ 6） BCD碼 14 0DH 時鐘輸出頻率 FE — — — — — FDI FDC 0EH 定時控制 TE — — — — — TD1 TDC 0FH 定時值 定時值 N 串行接口與總線 PCF8563 的串行接口為 I2C總線。 I2C 總線用兩條線（ SDA 和 SCL）在芯片和模塊間傳遞信息。 SDA 為串行數(shù)據(jù)線， SCL為串行時鐘線，兩條線必須用一個上拉電阻與正電源相連，其數(shù)據(jù)只有在總線不忙時才可傳送。 產(chǎn)生信號的設(shè)備是傳送器，接收信號的設(shè)備是接收器，控制信號的設(shè)備是主設(shè)備，受控制信號的設(shè)備是從設(shè)備 。 圖 323 I2C 總線系統(tǒng)配置圖 第四章 系統(tǒng)硬件設(shè)計 主電路設(shè)計 89C51 單片機(jī)基本系統(tǒng) 核心部分為 89C51 單片機(jī)與地址鎖存器 74LS37 總線驅(qū)動器 74LS245 構(gòu)成單片機(jī)的基本系統(tǒng)，電路如圖 411所示： 15 圖 411 單片機(jī)系統(tǒng) 這里通過三態(tài) 8D 鎖存器 74LS373 鎖存單片機(jī)的低八位地址。同時為了方便驅(qū)動其它電路，通過總線驅(qū)動器 74LS245 增加單片機(jī)的驅(qū)動能力。將數(shù)據(jù)及地址等信號通過 40線的總線引出，便于對此單片機(jī)系統(tǒng)作進(jìn)一步的擴(kuò)展。 單元電路設(shè)計 時鐘接口電路設(shè)計 本數(shù)字鬧鐘系統(tǒng)的重要部分在于時鐘功能模塊，這里選用串行日歷時鐘芯片 PCF8563。與采用并行總線與單片機(jī)進(jìn)行數(shù)據(jù)通信的時鐘芯片相比， PCF8563與 單片機(jī)的連線大為減少，極大的節(jié)省了單片機(jī)的系統(tǒng)資源。 PCF8563 具有內(nèi)部時鐘電路、內(nèi)部震蕩電路、內(nèi)部低電壓檢測及兩線制 I2C 總線通信方式，不但使用外圍電路簡潔，而且增加了芯片的可靠性。時鐘芯片與單片機(jī)的接口電路如圖 421 所示： 16 圖 421鐘芯片接口電路 PCF8563采用了 I2C總線接口，雖然總線時序關(guān)系復(fù)雜，但我們可以利用 PHIL IPS 公司提供的軟件包， 使得編程極為簡單，可靠性極強。 在設(shè)計中我們主要用到了 PCF8563 的計時功能和 報警功能。 (詳見 與) PCF8563 內(nèi)部 共有 16 個寄存器。其中 00H， 01H為控制方式寄存器， 02H— 08H 為時間寄存器， 09H— 0CH為報警功能寄存器， 0DH 為時鐘輸出寄存器， 0EH 和 0FH 為定時器功能寄存器。其中報警和時間寄存器的位描述如表 421所示 表 421 BCD格式寄存器 地址 寄存器名稱 Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 02h 秒 VL 00～ 59 BCD 碼格式數(shù) 03h 分鐘 00～ 59 BCD 碼格式數(shù) 04h 小時 00～ 23 BCD 碼格式數(shù) 05h 日 01～ 31 BCD 碼格式數(shù) 06h 星期 0～ 6 07h 月 /世紀(jì) C 00～ 12 BCD 碼格式數(shù) 08h 年 00～ 99 BCD 碼格式數(shù) 09h 分鐘報警 AE 00～ 59 BCD 碼格式數(shù) 0Ah 小時報警 AE 00～ 23 BCD 碼格式數(shù) 0BH 日報警 AE 01～ 31 BCD 碼格式數(shù) 0CH 星期報警 AE 0～ 6 可 以看出芯片內(nèi)部時間寄存器和 報警寄存器 在地址上是連在一起的，并且數(shù)據(jù)全部是以 BCD 碼形式存放的，這樣使得數(shù) 據(jù)讀寫和處理變得相當(dāng)簡潔和便利。17 在本設(shè)計中， PCF8563 通過 SCL、 SDA、 /INT 與單片機(jī)相連，其中 SCL為時鐘輸入端，數(shù)據(jù)隨時鐘信號同步輸入器件或從器件輸出； SDA 為雙向引腳，用于行數(shù)據(jù)的輸入輸出； /INT 是中斷信號輸出端，可通過設(shè)置報警寄存器按指定時間在該腳產(chǎn)生報警信號，低電平有效； SDA、 SCL、 /INT 均為漏極開路，必須接上拉電阻。 PCF8563 共有四種 報警 方式 ,分別為小時報警 (每小時的同一分鐘時刻報警 ),日報警 (每天的同一小時時刻報警 ),月報警 (每月的同一天時刻報警 )和星期報警(每星期的同 一天時刻報警 )。發(fā)生報警時在 /INT 引腳產(chǎn)生一個中斷，低電平有效，同時在 PCF8563 的內(nèi)部產(chǎn)生中斷標(biāo)志 AF。軟件清 AF 后就清除了 /INT 上的中斷信號。我們在設(shè)計中聯(lián)合應(yīng)用了 PCF8563 的小時報警、日報警和月報警的功能。即可以設(shè)定每個月某日的某時某分為鬧鈴時刻。報警時， /INT 的低電平使單片機(jī)產(chǎn)生中斷，在中斷服務(wù)程序中，單片機(jī)控制蜂鳴器發(fā)出鬧鈴聲。 液晶顯示器（ LCD）電路設(shè)計 這里采用點陣式液晶顯示器 SMG12864 代替數(shù)碼管顯示時間，不僅可以有更好的顯示效果，同時還可以顯示提示信息，將此多 功能數(shù)字鬧鐘做成智能化人機(jī)界面。另外，擴(kuò)展功能也要求我們采用液晶顯示。接口電路如圖 422 所示： 18 圖 422液晶顯示電路 SMG12864 是一種 128*64 點陣的液晶顯示器。其控制器內(nèi)部有兩個 64*64 位（ 512 字節(jié)）的 RAM 緩沖區(qū)，用戶可以通過控制器內(nèi)部設(shè)定的數(shù)據(jù)地址頁指針和列指針來訪問全部 RAM 字節(jié)。這里將 SMG12864 的數(shù)據(jù)口和數(shù)據(jù)總線相連，片選信號、讀寫控制信號、使能信號、復(fù)位信號等控制線與 P1口的部分口線相連，通過單片機(jī)的控制可以方便的實現(xiàn)對液晶的寫入。 鍵盤接口電路電路設(shè)計 在設(shè)計鍵盤接口電路時，我們使用 HD7279 鍵盤控制器來掃描 8*2的 16 鍵鍵盤，單片機(jī)通過查詢方式從 HD7279 讀出鍵碼， 其中 L0,L1,R0～ R7 為鍵盤的輸入端口， , 連接 89C51 單片機(jī)作為輸出端口， 其具體的 接口電路如圖 423 所示： 19 圖 423鍵盤接口電路 HD7279 可以同時對多達(dá) 8*8 的鍵盤進(jìn)行監(jiān)視，并具有自動消抖和識別鍵碼的功能；同時 HD7279 和單片機(jī)采用串行接口，占用口線較少，因此可以提高單片機(jī)的效率和節(jié)省系統(tǒng)資源。這里用兩條列線端口和八條行線端口， 實現(xiàn)對 16鍵鍵盤的自動監(jiān)視和鍵碼的識別。單片機(jī)對 HD7279 的按鍵信號端進(jìn)行查詢