畢業設計單片機控制的多路數據采集系統(編輯修改稿)

　

【文章內容簡介】 輸誤差包括兩個方面 。 （ 1）多路開關導通電阻加上信號源阻抗與負載阻抗構成了分壓器。當要求精度為%時，負載阻抗就應至少是開關導通電阻與信號源阻抗之和的 104 倍。在數據采集系統中，多路開關的負載一般是采樣 /保持器。因為典型的多路開關 的導通電阻為 200歐姆～ 200 千歐姆，所以，如果信號源阻抗在幾百歐姆以下，則作為負載的采樣 /保持器，其輸入阻抗應在 108歐姆以上。 （ 2）多路開關的漏電流在信號源阻抗上產生偏移電壓，而漏電流與工作溫度關系很大。因此，應該根據最高工作溫度時的漏電流來計算偏移誤差。 通過率是衡量多路開關的另一個指標，是多路開關從一個通道切換并使下一個通道建立到規定精度所能達到的最高切換率。它一方面取決于多路開關建立時間，并與規定湖南科技大學本科生畢業設計（論文） 5 的建立精度有關，另一方面為了避免兩個通道同時接通，多路開關被設計為 “先斷后通 ”，這增加了斷開到接通的 延時，影響了通過率的提高。在確定多路開關的通過率時，要跟據系統的采樣速率來考慮。 根據上面的分析，本設計 選用的是采用 CMOS 工藝的 8 選 1 開關 CD4051。 CD4051的模擬信號范圍為 177。，導通電阻 RON為 125 歐姆， 關斷漏電流為 ，開關時間為 120ns。 2. 多路轉換開關 CD4051 CD4051 由電平轉換電路、譯碼驅動電路和 CMOS 模擬開關電路三部分組成。開關部分的供電電壓為 VEE（低端）和 VDD（高端），因此需要的控制電壓為 VEE～ VDD，電平轉換電路將輸入的邏輯控制電壓（ A、 B、 C、 INH 端）從 VSS～ VDD轉換到 VEE～ VDD以滿足開關控制的需要。 （ 1） CD4051 的引腳功能及使用方法 VEE、 VDD、 VSS：電源線。 VSS接地。單極性信號輸入時， VEE和 VDD分別接地和正電壓，雙極性輸入時， VEE和 VDD分別接負電壓和正電壓。 VDD與 VEE之差最大為 16V。 C、 B、 A：通道地址。當 CBA=000B～ 111B 時，可選擇通道 S0～ S7。 INH：禁止控制端。 INH=1 時，所有通道均被斷開；當 INH=0 時，則根據 CBA 的值選擇一個確定的通道與輸出接通（即可選擇一個由 CBA 確定的輸入通道與輸出通道）。使用該控制端還可以方便地實現多通道的擴展。 S0～ S7： 8 個通道的輸入輸出通道。當用作多到一開關使用時為輸入線，當用作一到多開關使用時為輸出線。 OUT：輸出 /輸入公共端。利用 S0～ S7和 OUT 引線可以完成輸 入 /輸 出 。 （ 2） CD4051 原理 在用作 8 選 1 模擬 多路開關時， CD4051 有 8 個數據輸入端，在 3 個選擇輸入 端 A、B、 C 的控制下，從 8 個模擬開關中選擇 1 個模擬開關使之導通，將相應的輸入數據通過導通的模擬開關送到公共輸出端。 CD4051 有 1 個公共輸出端，當該輸入端為高電平時，不 論數據輸入端和 輸出 端如何變化，在內部的 8 個模擬開關均為關斷狀態。其真值表如表 1 所示。 表 1 CD4051 真值表 INH C B A 所選通道 0 0 0 0 S0 0 0 0 1 S1 … … … … … 0 1 1 1 S7 湖南科技大學本科生畢業設計（論文） 6 1 S0～ S7均未選中 3．控制程序 （ 1） 消除抖動引起的誤差 和機械開關類似，多路開關在通道切換時也存在抖動過程，會出現瞬變現象。若此時采集多路開關輸出信號，就可能引入很大的誤差。影響測量結果 的準確性。消除抖動的常用方法有兩種：一種是 用 硬件 方法 來實現，即用 RC 濾波器除抖動；另一種是用軟件延時的方法來解決。在有微控制系統中，軟件方法較硬件方法更顯優勢。 （ 2） 準確定時 實際應用中，需要對多路信號進行 連續 采樣，并且每次采樣的間隔也有嚴格的要求。這就要求控制器具有嚴格的定時機制。實踐中用定時器控制采樣時序。本設計是對 32路模擬信號進行采集，每路采集 頻 率為 ，那么系統總的采樣 頻 率為 32=40 KHz，也就是 400181。s 切換一次通道，采集一個數據。在本設計的系統中，只需要設計定時器，實 現 400181。s 定時中斷，在中斷處理程序中采集數據。 在設計系統時，設計定時器400181。s 定時中斷 ，具體程序如附錄 1 所示。 前置放大電路 傳感器檢測出的信號一般是微弱的，不能直接用于顯示、記錄、控制或進行 A/D 轉換。因此，在進行非電量 到 電量轉換之后，需要 將 信號放大 [4]。 由于前置放大器要求輸入阻抗高，漂移低、共模抑制比大，所以 本設計 選用高阻抗、低漂移的運算放大器 AD521作為前置放大器。 AD521 放大器的簡化原理如圖 2 所示 。 湖南科技大學本科生畢業設計（論文） 7 圖 2 AD521 簡化 原理圖 工作原理：差分輸入電壓 VI加在外接電阻 RG兩端，在 RG上產生的不平衡電流 ΔI=VI /RG；流過晶體管 BG1和 BG2，由于晶體管 BG3和 BG4為鏡象電流源所偏置，迫使流過BG3和 BG4集電極的電流相等。因此由差分輸入電壓所產生的不平衡電流流過另一個外接電阻 RS，由于反饋放大器的作用，該放大器的輸出電壓 Vo 和電阻 RS兩端的電壓保持相等，因此可得： GSIO RRVV ? (21) 即放大器的放大倍數的計算公式為 22 所示： GSIO RRVVG ?? (22) 可見，只要適當改變 RS / RG之比值即可改變放大器增益。 其放大倍數可在 1~1000的范圍內調整。 作為一個精密的儀用放大器， AD521 僅有兩只增益調整電阻 RG 和 RS，通過調整RG和 RS的阻值，可使放大器在 ～ 1000 增益值范圍內取得任意 值，電阻 RG和 RS之比率的調整不會影響 AD521 的高 CMR（達 120dB），或高輸入阻抗（ 3109 歐姆 ）。此外， AD521 與大多數由單個運放組成的儀用放大器的不同點是： IX1 △=△VO/RS BG4 BG3 BG1 BG2 2I 2I 鏡 象 電 流 源 U+ U 敏感端 輸出端 IVI/RG I+VI/RG RG VI/RG=△I RS IX2 I I 基準端 VI 湖南科技大學本科生畢業設計（論文） 8 （ 1） 不需要采用精密匹配的外接電阻 。 （ 2） 輸入端可承受的差動輸入電壓可達 30V，有較強的過載能力 。 （ 3） 對各個增益段均進行了內部補償，并具有優良的動態特性，其增益帶寬達40MHz。 AD521 放大器的典型外部接線圖 如圖 3 所示 。引腳 OFFSET(4， 6)用于調整放大器零點，調整線路是芯片 4， 6 接到 10 千 歐姆 電位器的兩個固定端，電位器滑動端接負電源 U(腳 5)。引腳 RG(2， 14）用于外接電阻 RG，電阻 RG用于調整放大倍數。引腳 RS(10，13)用于外接電阻 RS，電阻 RS用于對放大倍數進行微調。選擇 RS=100 千 歐姆 177。15%時，可以得到比較穩定的放大倍數。 7121310811645111423A D 5 21+ 15 V1 5 VRG1 0KRs 1 00 K輸入輸出 圖 3 AD521 的外部接線圖 因為選擇 RS=100 千 歐姆 177。15%時，可以得到比較穩定的放大倍數，本設計選擇 RS為 100 千 歐姆 ，根據公式（ 21）可知，只要 RG選擇不同的阻值，就可以得到不同的放大倍 數，即就是增益值。表 2 所示為 RG選擇不同的阻值，對應的增益值。 表 2 增益表 增益值 RG 1 兆歐姆 1 100 千歐姆 10 10 千歐姆 100 1 千歐姆 1000 100 歐姆 采樣 /保持電路 由于模擬量轉換成數字量有一個過程，這個動態模擬信號在轉換過程中是不確定的，從而引起轉換器輸出的不確定性誤差，直接影響轉換精度。尤其是在同步測量系統中，幾個通道的模擬量均需取同一瞬時值。如果通過多路開關將各通道的信號按時序分別直接送入 A/D 轉換器進行轉換（共享一個 A/D），所得到的值 就不是同一瞬時值，無法進行比較、判斷與計算。因此，要求輸入同一瞬時 的 模擬量在整個模數轉換過程中保湖南科技大學本科生畢業設計（論文） 9 持不變，但在轉換之后，又要求 A/D 轉換器的輸出端能跟蹤輸入模擬量的變化。能完成上述任務的器件叫采樣 /保持電路，簡稱采 /保器（ S/H）。 當輸入信號為緩慢變化的信號，在 A/D 轉換期間的變化量小于 A/D 轉換器的誤差，且不是多通道同步采樣時，則可以不用采樣 /保持電路。最基本的采 樣 /保持 電路由模擬開關、保持電容和緩沖放大器組成，如圖 4 所示圖中 S 為模擬開關， UC模擬開關 S 的控制信號， CH為保持電容。當控制信號 UC 為采樣電平 時，開關 S 導通，模擬信號通過開關 S 向保持電容 CH充電，這時輸出電壓 Uo 跟蹤輸入電壓 UI的變化。當控制信號 UC為保持電平時，開關 S 斷開，此時輸出電壓 Uo 保持模擬開關 S 斷開時的瞬時值。為使保持階段 CH上的電荷不被負載放掉，在保持電容 CH與負載之間需加一個高輸入阻抗緩沖放大器 A。 采 樣 /保持 電路有兩種工作狀態，即 “采樣 ”和 “保持 ”狀態，在采樣狀態中，采 樣 /保持 電路的輸出跟隨模擬輸入電壓。一旦發出保持命令，采 樣 /保持 電路將保持采樣命令撤消時刻的采樣值，直到保持命令撤消并再次接到采樣命令為止。此時采 樣 /保持 電路的輸出重新跟隨輸入模擬信號的變化，直到下一個保持命令發生時為止。 圖 4 采樣 /保持器原理圖 1. 采樣 /保持電路的主要參數 （ 1）孔徑時間 tAp 在采 樣 /保持 電路中，由于模擬開關 S 有一定的動作滯后，保持命令發出后到模擬開關完全斷開所需的時間稱為孔徑時間 tAp。由于孔徑時間的存在，采樣時間被額外延遲了，在 tAp期間輸出仍跟隨輸入變化。 （ 2）捕捉時間 tAC 采 樣 /保持 電路的控制信號 UC 由 “保持 ”電平轉為 “采樣 ”電平之后，其輸出電壓 Uo將從原保持值過渡到跟隨輸入信號 UI值，這段過渡時間稱為捕捉時間 tAC。它包括模擬開關的導通延時時間和建立跟蹤的穩定時間，顯然，采樣周期必須大于捕捉時間，才能保證采樣階段充分地采集到輸入的模擬信號 UI。 （ 3）保持電壓衰減率 在保持狀態下，由于保持電容的漏電流會使保持電壓發生變化，式 23 中 ID為保持階段保持電容 CH 的泄漏電流，它包括緩沖放大器的輸入電流、模擬開關斷開時的漏電流、電容內部的漏電流等。增大電容 CH可減少這種變化，但捕捉時間 tAC也隨之增 大。UO UC CH 模擬輸入信號 驅 動信號 UI S A 湖南科技大學本科生畢業設計（論文） 10 此外，減小 ID可減少這種變化。采用高輸入阻抗的運算放大器，選擇優質電容如緝、聚四氟乙烯電容作保持電容以及選用漏電流小的模擬開關等措施，可以減少保持電壓的變化。 HDtu CIdd ?0 (23) 2. 采樣 /保持器的選擇 與連接電路 采樣 /保持器的選擇，是以速度和精度作為最主要的因素。因為影響采樣 /保持器的誤差源比較多，所以關鍵在于誤差的分析。在選擇時，一般優先考慮 單 片集成產品，因為它具有中等性能而價格較低。所 謂價格較低，是指采集時間為 4μs 時，采集誤差即 處于 輸入值到終值 %的誤差帶內；采集時間為 5μs～ 25μs 時，則采集誤差為 %。單片集成 /保持器大都需要外接保持電容。保持電容的質量直接關系到采樣 /保持器的精度 。 一般 工作溫度范圍為 0℃ ~+50℃ ，并已在 25℃ 時調整偏移誤差和增益誤差至零，則可對單片集成采樣 /保持器 做 出如表 3 所示的誤差和性能估算 。 表 3 采樣 /保持器的誤差估算 誤差源 性 能 誤 差 采集誤差 額定采集時間相應的誤差 % 增益誤差 增益誤差溫度系數為 15106/℃ ，溫度變化為 177。25℃ ， 所 以 增 益 誤 差 為1510625 % 偏移溫漂 誤 差 偏移溫漂約為 30μV/℃ ，溫度變化177。25℃ ，所以最大偏移溫漂誤差為3025=750（ μV）。對于 10V 滿量程輸入，誤差為 750μV/