畢業設計-基于fpga的lcd驅動顯示電路的設計與實現(編輯修改稿)

　

【文章內容簡介】 。 和 TN 技術不同的是， TFT 的顯示采用 “ 背透式 ” 的 照射方式 —假想的光源路徑 是從下向上，而 不是像 TN 液晶那樣從上至下。 光源路徑 設計成 從下向上 的作法是在液晶的背部設置特殊光管，光源照射時通過下偏光板向上透出。 由于上下夾層的電極改 變 成 為 FET 電極和共通電極，在 FET 電極導通時，液晶分子 的表現也會改變，可以通過 使用 遮光和透光 的方法 來達到顯示的目的，響應時間 提高到 80ms 左右。 因 為 TFT 具有比 TN 更高的對比度 ， 更豐富的色彩 和 更快 的 熒屏更新頻率， 所以TFT 俗稱 “ 真彩 ”。 相 比較 于 DSTN， TFT 的主要特點是 給 每個像 素 都 配置 了 一個半導東北大學東軟信息學院畢業設計（論文） 第 1章 緒論 2 體開關器件。由于每個像素都可以通過點脈沖 來 直接控制 ， 因而每個節點都 顯得更 獨立，并可以連續控制。這樣的設計方法不 但 提高了顯示屏的反應速度， 而且 也可以精確控制顯示 的 灰度，這就是 TFT 色彩 比 DSTN 更為逼真的原因。 2021 年以后 LCD 液晶顯示器 技術開始走上成熟發展之路、但仍然生存在 CRT 顯示器陰影下 (CRT 直譯中文為：陰極射線管 ， 英文名稱為 CathodeRay Tube)。 傳統的 CRT 顯示器 的發展歷程為 從黑白到彩色 和 從球面到柱面再到平面直角 最后直至純平的發展。在這段 非常快速 前進的歷程中，顯示器的視覺效果在 跳躍性 提高， 帶寬 、 畫質、 分辨率、 刷新和色彩 率等各項指標均有 非常 大的提升 。目前 主流的純平顯示器 色彩真實， 圖像無扭曲 ， 畫面清晰 ， 視角更廣闊，而且在設計 時 還充分考慮 到 了人類的 視覺構造 ，好的純平顯 示器 在 長時間使用 之后 ，眼睛不 會 感到疲勞等一系列優勢。 但是 同期的液晶顯示器存在畫面延時，色彩還 遠 不夠真實，可視角度削弱等缺點，所以，在 2021 年以前， LCD 液晶顯示器 一直生活在 CRT 顯示器的陰影下。 不過與此同時我們也對比看到 LCD 液晶顯示器 寬廣的發展前景：可以說純平顯示器是 CRT 顯 示器發展的最高水平， 然而 ，由于 CRT 顯示器的基本工作原理是依靠高電壓激發的游離電子轟擊顯示屏而產生各種各樣的圖像，技術已經十分成熟，沒有太多的發展余地。受限于此，傳統 CRT 顯示器在體積、重量、功耗等方面露出自己的劣勢。 當時，由 于液晶面板廠商基本都是第三代以前的生產線，在切割 1 17 吋等主流尺寸液晶面板的時候成本居高不下，所以，在那個年代， LCD 的售價也自然居高不下，15 吋 LCD 液晶顯示器 售價達到 4000 元以上，和當時同樣顯示面積的 17 吋 CRT 顯示器2021 多元的價格根本沒有任何優勢，所以，在那個年代， LCD 液晶顯示器 只是一些奢侈玩家的擺設品。 經過 2021 年 LCD 液晶顯示器 大幅度調價，消費者發現 LCD 液晶顯示器 的價格與CRT 顯示器進一步接近了，尤其是大尺寸 LCD 液晶顯示器 的售價和同尺寸的 CRT 顯示器相比甚至有一些尺寸開始有優勢 。大家在關注液晶顯示器的同時，開始注意到在液晶顯示器具備一些獨特的優勢。 大大提高桌面利用率 易于懸掛、拼接 接口更豐富、 DVI 成為標準配置 分辨率更高，相同尺寸的可視面積更大 從 2021 年開始，各大顯示器廠商開始意識到一個重要的問題，要提高 LCD 液晶顯東北大學東軟信息學院畢業設計（論文） 第 1章 緒論 3 示器 的市場地位，他們當務之急是解決 LCD 液晶顯示器 拖影問題。所以，我們可以注意到， LCD 液晶顯示器 響應時間技術從 2021 年開始飛速發展，從早期的 50ms 到 06 年的 1ms，這完全是一個質的改變。 2021 年以前，還是有很多 40 毫秒甚至是 50 毫秒的產品的，它們充其量只能應付一些基本的文本辦公，游戲應用根本無從談起。不少早期的用戶有這種體驗，在 CRT 上玩慣魔獸之后，突然換成一臺響應時間為 30ms 的 LCD 液晶顯示器 上進行游戲，感覺自己操作以后技能和任務遲遲沒有發生變化，這就是 LCD 液晶顯示器 早期被游戲玩家嚴重詬病的一個地方。 選題目的 本課題主要任務是設計基于 FPGA 的 LCD 驅動電路的設計和實現 ，兼顧好程序的易用性，以方便之后模塊的移植和應用。最后在 FPGA 上顯示任意的英文字符和數字，另外要能根據輸入數據的變化同步變化 LCD 液晶顯示器 上顯 示的內容。同時要能將儲存模塊中的 數據正常地顯示在 LCD 液晶顯示器 上。 東北大學東軟信息學院畢業設計（論文） 第 2章 關鍵技術介紹 4 第 2 章 關鍵技術介紹 FPGA簡介 FPGA（ Field－ Programmable Gate Array），即現場可編程門陣列，它是在 PAL、 GAL、CPLD 等可編程器件的基礎上進一步發展的產物 ； 它是作為 專用集成電路 （ ASIC）領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原 有可編程器件門電路數有限的缺點。 目前主流的 FPGA 依然 是基于查找表技術的， 它 已經 很大程度上 超出了先前版本FPGA 的基本性能， 而 且 還 整合了 用戶 常用功能（如 時鐘管理、 RAM 和 DSP）的硬核（ ASIC 型）模塊。 FPGA 芯片主要 分成 6 個 部分 ， 他們 分 別是 ： 基本可編程邏輯單元、可編程輸入輸出單元、完整的時鐘管理、 豐富的布線資源、 嵌入塊式 RAM、內嵌的底層功能單元和內嵌專用硬件模塊。 其 的基本特點主要有： FPGA 可 以 做 為 其它 的 半 定制或 全 定制 ASIC 電路 中 的試樣片。 采用 FPGA 設計 的 ASIC 電路，用戶不需要 投片生產，就能 夠 得到 想要 的芯片。 FPGA 采用高速 CHMOS 工藝，功耗低，可以與 CMOS、 TTL 電平兼容。 FPGA 的 內部有 非常 豐富的觸發器和 I／ O 引腳。 FPGA 是 ASIC 電路中 開發費用最低、設計 周期最短、風險最小的器件之一 LCD 簡介 2. LCD 的簡介 LCD 顯示器 是 Liquid Crystal Display 的簡稱， LCD 液晶顯示器 的構造是在兩片平行的玻璃 之 中放 入 液態的晶體，兩片玻璃 的中間含 有 很 多垂直 的 和水平的細小電線， 通過 為 不同的液晶單元供 電 來控制桿狀水晶分子 方向 的 改變，將光線折射出來產生畫面。液晶顯示器具備 的 一些獨特優勢 ： 大大提高桌面利用率 大屏幕液晶顯示器輕薄的機身對提高桌面利用率是顯而易見的。 19 英寸的 CRT 顯示器其厚度普遍有 40cm 之巨，而當時相同尺寸的液晶顯示器厚度不超過 4cm，大大節約了桌面空間。隨著雙頭輸出顯卡的普及，越來越多的用戶需要同時使用兩臺顯示器，笨重碩大的 CRT 顯示器顯然不再適合，液晶顯示器才是最佳對象。 易于懸掛、拼接 大屏幕液晶顯示器大多數均設有 VESA 標準的懸臂接口，可以方便與各種各樣的懸臂支架配合應用在特殊的場合中，而液 晶顯示器特有的窄邊框設計使其在拼接成屏幕東北大學東軟信息學院畢業設計（論文） 第 2章 關鍵技術介紹 5 墻的時候更加完美。而 CRT 由于重量及外形原因，懸掛及拼接電視墻相對成本要高很多，且效果并不理想。 接口更豐富、 DVI 成為標準配置 傳統的 DSub 模擬接口和數字化的 DVI 視頻接口已經成為當時大屏幕液晶顯示器事實上的標準配置。大家不但可以通過數字化的視頻接口享受無信號失真的干凈畫面和操控的便利性，還可以通過傳統 DSub 接口兼容舊顯卡讓兩臺主機共用同一臺顯示器。多數大屏幕液晶顯示器還配備了其它模擬視頻輸入接口和 毫米音頻輸入接口以供多媒體應用，部分產品甚至還配 備 USB Hub。而小屏幕液晶顯示器由于產品普遍定位較低和可供利用空間有限，只有在某些高端型號才配備部分上述接口。 分辨率更高，相同尺寸的可視面積更大 傳統的 CRT 顯示器分辨率普遍要比同尺寸的液晶顯示器要低， 17 英寸 CRT 顯示器的分辨率普遍為 1024*768，而 17 英寸普屏 LCD 液晶顯示器 支持 12801024，同時它的可視面積相當于 19 英寸 CRT 顯示器的可視面積。更高的分辨率可以在屏幕上顯示更多的資訊，即使以后觀看 19201080 的 HDTV 節目源也不至于丟失太多的像素。另外，更大顯示面積令用戶在欣 賞電影時候不再只局限于一個視覺效果最佳的 “皇帝位 ”，即便是 2～ 3 人也能同時看到相同質量的畫面。 TC 1602 液晶模塊 簡介 一、 TC 1602 液晶模塊是一種用 5 7 點陣圖形來顯示字符的液晶顯示器，根據顯示的容量可以分為 1 行 16 個字、 2 行 16 個字、 2 行 20 個字等，最常用的為 2 行 16 個字。 TC 1602 液晶模塊的一些主要技術參數： 邏輯工作電壓（ VDD）： + ～ + LCD 驅動電壓（ VDD VL）： + ～ + 工作溫度（ Ta）： 0 ～ 60176。 C（常溫 ） /20 ～ 75 176。 C（寬溫） 工作電流： 屏幕視域尺寸： 二、 TC 1602 字符液晶 模塊特點 可與 8 位或者 4 位微處理器直接連接； 內置字符發生器 ROM 可提供 160 種工業標準字符，包括全部大小寫字母、阿拉伯數字及日文片假名，以及 32 個特殊字符或符號顯示； 內置 RAM 可根據用戶需要，自行設計定義字符或符號； 東北大學東軟信息學院畢業設計（論文） 第 2章 關鍵技術介紹 6 +5V 單電源供電； 低功耗。 系統軟件 軟件開發環境是利用 Xilinx 工具， Xilinx 工具是世界領先的可編程邏輯完整的 解決方案的供應商，研發，制造并且銷售應用范圍廣泛的高級集成電路，軟件設計工具。并且，能夠定義系統級功能的 IP 核（ Intellentual Prorerty）， Xilinx 工具長期以來一直致力于推動 FPGA 產業技術的更新和發展。 Xilinx 開發工具不斷地升級，由早期的 Foundation系列逐步發展到如今目前的 系列，工具集成了 FPGA 開發板所需要的所有功能，此次項目設計我所采用的是 Xilinx 硬件設計工具。相對容易使用而且有著獨一無二的 PLD 設計環境。 Xilinx 硬件設計工具將先進的技術與靈活性，方便使用性的圖形界面結合一起，使您在短時間設計出您想要設計的硬件設計。 Xilinx ，不管您經驗如何，都是硬件設計新手的最佳選擇工具。 Mentor 公司的 ModeSim 是業界最優秀最可靠的 HDL 語言仿真軟件，它能夠提供簡易的仿真環境，是業界唯一在單內核支持 VHDL 和 Verilog 混合仿真的仿真軟件。ModelSim 采用直接優化的編譯技術， Tcl/TK 技術和單一內核仿真技術，使在編譯仿真時候速度快，編譯的代碼與平臺關系無關，便于保護 IP 核，個性化的圖形界面和用戶接口，全面支持 VHDL 和 Verilog 語言對 IEEE 標準的準確，除眾多優勢之外，它還能夠支持 C/C++功能調試和調用。 ModelSim 最大的特點是強大的調試功能，先進數據流窗口，可快速追蹤到產生不定或者錯誤狀態的最終原因，性能分析工具幫助分析性能的上下瓶頸，加速仿真速率，檢查確保測試的完備性能，多種模式下的波形比較功能，先進的 Signal Spy 強化功能，地址訪問 VHDL 或者 Verilog 和 VHDL 混合設計中的最底層信號，并且支持加密 IP，可與 Matlab 的 Simulink 的聯合仿真功能。此外， ModeSim的特點還有， RTL 級和門級電路的優化，具有集成性能分析，對 SystemC 的直接編譯可以與 HDL 任意混合。所以說，它是目前世界上對系統級別硬件描述語言綜合仿真工具最全面支持的工具。 東北大學東軟信息 學院 畢業設 計（論文） 第 3章 系統分析 7 第 3 章 系統分析 FPGA的設計方法 一般用到的 FPGA 的設計方法有 “自頂向下”和“自下而上” 這兩種 。 到 目前 為止大規模 FPGA 設計 經常所采用的設計方法是 “自頂向下”的設計方法。所謂“自頂向下”設計方法 就是采用可 以 完全獨立于芯片廠商 以及他們的 產品結構的描述語言，在功能級設計上 對設計 的 產品進行定義， 然后再 結合 其 功能仿真技 術， 最后 確保 對產品的 設計的正確性，在 對其 功能定義完成后，利用邏輯綜合技術，把功能描述轉換成某一 含有 具體結構芯片的網表文件，輸出 最后要 給廠商的布局布線器 再 進行布局布線。布局布線 的 結果還可 以返 回同一仿真器，進行包括時序和功能的后驗證，以 此來 保證 因為 布局布線所帶來的門延時和線延時不會影響 到 設計的性能。 “自頂向下”的優越性是 比較顯而易見的。第一，因為它的 功能描述可以完全獨立于芯片結構，在 進行 設計的最初階段，設計師 完全 可 以 不受芯片結構的約束，集中 全部精力 對 產品進行 設計，因此可以避免了傳統設計方法所帶來的重新再設計風 險，在最大限度上 縮短了設計周期。 第二 ，設計的再利用得到 了 保證。目前的電子產品正 在 向 著 模塊化方向發展。所謂模塊化就是對以往設計 得 成果進行修改、組合和再利用，產生全新的或派生設計。而“自頂向下”的功能描述可與芯片結構無關。因此，可以以一種 IP（ Intelligence Property 知識產權 ） 的方 式進行存檔，方 便將來 的 重新利用。第三， 在 設計規模 上大大提高。簡單的語言描述就可以完成復雜的功能，且 不需要手工繪圖。 最后 ，在 芯片 的 選擇 上 更加靈活。設計師可在較短的時間內采用 所能見到的 各種結構芯片來完成同一功能描述，從 而在設計規模、速度、芯片價格及系統性能要求等方面進行平衡，選擇最佳結果。目前最為常用的功能描述方法是采用均已成為國際標準的兩種硬件描述語言 VHDL 和 Verilog HDL。 本課題使用的為 Verilog HDL。 Verilog HDL 和 VHDL 的異同 Verilog HDL 和 HDL都是用于邏輯設計的硬件描述語言，并且都已成為 IEEE 標準。VHDL 是在 1987 年成為 IEEE 標準， 而 Verilog HDL 則 是 在 1995 年才正式成為 IEEE 標準。之所以 VHDL 比 Verilog HDL 更 早成為 IEEE 標準， 是因為 VHDL 是美國軍方組織開發的，而 Verilog HDL 只 是從一個普通的民間公司的私有財產轉化而來，基于 Verilog HDL 的優越性，才成為的 IEEE 標準，因而有更強的生命力。 VHDL 其英文全名為 VHSIC HARDWARE DESCRIPTION Language， 而 VHSIC 則東北大學東軟信息 學院 畢業設 計（論文） 第 3章 系統分析 8 是 Very High Speed Integerated CIRCUIT 的縮寫詞， 譯為 甚高速集成電路 ，所以 VHDL準確的中文譯名為甚高速集成電路的硬件描述語言。 Verilog HDL 和 VHDL 作為描述硬件電路設計 的語言， 他們 共同的特點在于：可借用高級語言的精巧結構來簡化電路行為的描述、支持邏輯設計中層次與范圍的描述、能形式化地抽象表示電路的行為和結構、具有電路仿真與 驗證機制以保證設計的正確性、支持電路描述由高層到低層的綜合轉換 、 硬件描述與實現工藝無關 (有關工藝參數可通過語言提供的屬性包括進去 )、便于