數字鐘設計(編輯修改稿)

　

【文章內容簡介】 上得到 1/2秒脈沖并送入由 1/2 CD4518構成的輸入 輸出 CK CR EN 上升沿 L H 加計數 L L 上升沿 加計數 下降沿 L X 保 持 X L 上升沿 上升沿 L L H L 下降沿 X L X 全為 L 第 15 頁 二分頻器，分頻后在輸出 端 Q1 上得到秒基準脈沖 . 計數電路 計數器是一種計算輸入脈沖的時序邏輯網絡，被計數的輸入信號就是時序網絡的時鐘脈沖，它不僅可以計數而且還可以用來完成其他特定的邏輯功能，如測量、定時控制、數字運算等等。 在數字鐘電路中， 時間計數電路由秒個位和秒十位計數器、分個位和分十位計數器及時個位和時十位計數器電路構成，其中秒個位和秒十位計數器、分個位和分十位計數器為 60 進制計數器，而根據設計要求，時個位和時十位計數器為 24 進制計數器。有了時間標準“秒”信號后，就可以根據“ 60 秒為 1 分”、“ 60分為 1小時”、“ 24 小時為 1天”的計數周期，分別組成。將這些計數器適當連接，就可以實現 “秒”、“分”、“時”、的計時功能 。數字鐘的計數電路的設計可以用反饋清零法。當計數器正常計數時，反饋門不起作用，只有當進位脈沖到來時，反饋信號將計數電路清零，實 現相應模的循環計數。 秒分計數器為 60 進制計數器，小時計數器為 24 進制計數器。實現這兩種模數的計數器采用集成計數器 74LSＣＴ７４ＬＳ１６０為十進制計數器，當ＬＤ＝１時進行十進制計數；當ＬＤ＝０時，完成預置數碼功能。用于“秒鐘、分鐘、時鐘”的個位計數時，不需作任何改進。但用于“秒鐘、分鐘”的十位計數時，必須逢“６”（即 0110）進１且清零 ， 用于“時鐘”計數時，必須逢“２４”（即 0010 0100）清零 。 下面將分別介紹 60進制計數器和 24 進制小時計數器。 第 16 頁 60 進制計數器 首先將兩片 74LS160 設置成十進制加法計數器。因為 MR 為同步置數控制端， PE 為異步置零控制端 ,CET 和 CEP 為計數控制端P0~P3 為并行數據輸入端 Q0~Q3 為輸出端 CO為進位輸出端將 CET和 CEP 接高電平。將第一片 74ls160 計數器的進位輸出 TC 接到第二片 74LS160計數器的技術控制端 CET和 大可實現一百進制的計數器，現要設計一個 六十 進制的計數器可利用異步置零的方法實現，由于 74LS160 屬于異步置數，故當計數器輸出“ 2Q3Q2Q1Q0、 1Q3Q2Q1Q0=01 0000時，通過 與非 門電路形成一置數脈沖，使計數器歸零 。電路圖如下所示 MR1PE9CET10CEP7CLK2TC15P03Q014P14Q113P25Q212P36Q311VDD16GND8U1DM74LS160AMMR1PE9CET10CEP7CLK2TC15P03Q014P14Q113P25Q212P36Q311VDD16GND8U2DM74LS160AMGND123U3ADM74LS00MVDDcp 圖 3 60 進制計數器電路 24 計數器電路 （ 1） 電路如圖 4 所 示 第 17 頁 MR1PE9CET10CEP7CLK2TC15P03Q014P14Q113P25Q212P36Q311VDD16GND8U1DM74LS160AMMR1PE9CET10CEP7CLK2TC15P03Q014P14Q113P25Q212P36Q311VDD16GND8U2DM74LS160AMGND123U3ADM74LS00MVDDcp 圖 4 24 計數器電路 （二）電路的工作原理 同理， 要設計一個 二十四 進制的計數器可利用異步置零的方法實現，由于 74LS160 屬于異步置數，當計數器輸出“ 2Q3Q2Q1Q0、1Q3Q2Q1Q0=00 0100時，通過 與非 門電路形成一置數脈沖，使計數器歸零 。 校時電路 （一）電路如圖 5 所示 S?SW DPDT123U?AM74HC08B1R564U?BDM74LS00Mb5a14a15VCC 圖 5 校時電路 （二）電路的工作原理 第 18 頁 當重新 接通電源或走時出現誤差時都需要對時間進行校正。通常，校正時間的方法是：首先截斷正常的計數通路，然后再進行人工出觸發計數或將頻率較高的方波信號加到需要校正的計數單元的輸入端，校正好后，再轉入正常計時狀態即可。 本 校時電路的作用是：當數字鐘接通電源或者出現誤差時，校正時間。校時是數字鐘應具有的基本功能。一般電子表都具有時、分、秒等校時功能。為了使電路簡單，在此設計中只進行分和小時的校時。 數字種啟動后 ,每當數字鐘顯示與實際時間不符進 ,需要根據標準時間進行校時。校 “ 秒 ” 時，采用等待校時。校 “ 分 ” 、 “ 時 ” 的原理比較簡 單，采用加速校時。 對校時電路的要求是 : 1．在小時校正時不影響分和秒的正常計數 。 2．在分校正時不影響秒和小時的正常計數 。 如圖 5 所示，當開關打不按時其一端接的是高電平，因此當通過一個與門和非門之后其輸出的是低電平，因此當信號來臨時其處于正常計數狀態，當開關向下按是其接的是低電平，當產生的 1HZ 的電路輸出低電平的時候通過與門和非門之后其輸入的是高電平，因此對電路校時或校分時，對開關的狀態進行消除抖動處理。 譯碼與顯示電路 （一）電路如圖 6 所示 第 19 頁 圖 6 譯碼與顯示電路 （二）電路的工作原理 譯碼是編碼的相反過程，譯碼器是將輸入的二進制代碼翻譯成相應的輸出信號以表示編碼時所賦予原意的電路。常用的集成譯碼器有二進制譯碼器、二 — 十 制譯碼器和 BCD— 7段譯碼器 、 顯示模塊用來顯示計時模塊輸出的結果。 計數器 譯碼器 驅動器 顯示器 計數脈沖 圖 7 計數譯碼顯示電路方框圖 （三）對電路中的主要元件及功能介紹 （ 1）譯碼器 74LS48 譯碼器是一個多輸入、多輸出的組合邏輯電路。它的工作是把給定的代碼進行“翻譯”，變成相應的狀態，使輸出通道中 相應的一路有信號輸出。譯碼器在數字系統中有廣泛的用途，不僅用于代碼的轉換、終端的數字顯示，還用于數字分配，存儲器尋址和組合控制信號等。譯碼器可以分為通用譯碼器和顯示譯碼器兩大類。在電路中用的譯碼器是共陰極譯碼器 74LS48，用 74LS48BI/RBO4RBI5LT3A07A11A22A36a13b12c11d10e9f15g14VCC16GND8K1f2g3e4d5K6c8DP7b9a10BI/RBO4RBI5LT3A07A11A22A36a13b12c11d10