基于dsp和fpga的圖像處理系統(tǒng)設計(編輯修改稿)

　

【文章內容簡介】 器的核心部分，其功能是完成整個系統(tǒng)的圖像預處理、圖像融合算法、色空間映射以及數(shù)據流存儲時序控制等功能。經過 DSP處理后輸出 8 bit 的數(shù)字視頻信號以及像素時 鐘信號 (PCLK)、場同步 (CS)、行同步 (HS)，一起送 FPGA 產生視頻信號的時序邏輯 ， 然后送視頻 D/A 處理器 (SAA7105H )， 最后通過 VGAXX 大學畢業(yè)設計（論文） 7 視頻接口輸出。 閃存 FLASH 用于存儲 DSP 程序，在系統(tǒng)上電初始化的時候將程序加載到 DSP 中運行。靜態(tài)雙口 RAM 用于存儲圖像數(shù)據的，圖像數(shù)據的讀寫控制時序通過 DSP 來實現(xiàn)， SDRAM與 DSP 進行數(shù)據流交換。視頻 D/A 處理器 (SAA7105H)將 FPGA 輸出的數(shù)字視頻信號、像素時鐘、行場同步信號合成為彩色全電視信號然后通過 VGA 輸出。 XXX：基于 DSP和 FPGA的圖像處理系統(tǒng)設計 8 3 圖像采集電路設計 圖像是一種信息，數(shù)字圖像處理是指利用計算機或其他數(shù)字設備對圖像信息進行各種加工和處理。它是一門新興的應用學科，其發(fā)展速度異常迅速，應用領域極為廣泛。數(shù)字 圖像處理的早期應用是對宇宙飛船發(fā)回的圖像所進行的各種處理。到了 70 年代，圖像處理技術的應用迅速從宇航領域擴展到生物醫(yī)學、信息科學、資源環(huán)境科學、天文學、物理學、工業(yè)、農業(yè)、國防、教育、藝術等各個領域與行業(yè)，對經濟、軍事、文化及人們 日常生活產生重大的影響。 數(shù)字圖像基礎知識 圖像處理的方法有模擬和數(shù)字式兩種。由于數(shù)字計算技術的迅猛發(fā)展，數(shù)字圖像處理技術得到了廣泛的應用。數(shù)字圖像具有處理精度高，再現(xiàn)性好，易于控制處理效果，圖像處理技術綜合性強等優(yōu)點，但同時數(shù)字圖像數(shù)據量龐大，需要圖像處理設備具有足夠的處理能力和存儲傳輸能力。 根據色度學理論，圖像有灰度圖像和彩色圖像之分。灰度圖像的像素值是光強，即二維空間變量的函數(shù) f（ x， y）。如果把灰度值看成是二維空間變量和光譜變量的函數(shù) f（ x， y，λ），即多光譜圖像，也就是通常所說的彩色圖像。 彩色圖像是多光譜圖 像的一種特殊情況，對應于人類視覺的三基色即紅、綠、藍三個波段，是對人眼的光譜量化性質的近似。三基色模型是建立圖像成像、顯示、打印等設備的基礎，具有十分重要的作用。彩色空間有多種不同的表示形式，常用的有三基色模型（ RGB）：紅、綠、藍； Hsl 模型：色調、飽和度、亮度。美國國家電視系統(tǒng)委員會（ TSC）定義了用光亮度和色度傳送信號的格式 YIQ，其中 Y 代表亮度信息， I， Q 為色度值；歐洲定義 TPAL（ PhaseAltematingLine 逐行倒相）標準，使用 YUV 格式。 YUV 格式與 YIQ格式類似，差別僅在于空間上多 一個 330 度的旋轉。與 YUV 彩色空間具有數(shù)字等價性的YCBC（彩色空間）是以演播室質量標準為目標的 CCIR601 編碼方案中采用的彩色表示模型， CB與 U 分量對應，而 C 與 V 分量對應。在該編碼方案中，亮度信號與色度信號的采樣比率為 4： 2： 2，這是因為人眼對色度信號的變化沒有對亮度信號的變化來得敏感。 彩色圖像空間模型的空間變換 1） YUV 與 RGB 彩色空間變換 XX 大學畢業(yè)設計（論文） 9 在考慮人的視覺系統(tǒng)和陰極射線管 (CRT)的非線性特性之后， RGB 和 YUV 的對應關系可以近似地用下面的矩陣表示 ： ???????????VUY????????????????????????GR (31) 2） YCRCB與 RGB 彩色空間變換 數(shù)字域中的彩色空間變換與模擬域的彩色空間變換不同。它們的分量使用 Y， CR 和CB來表示，與 RGB 空間的轉換矩陣如下 : ??????????????????????????????????????????????1281280BGRCCYBR (32) 3）圖像處理的技術指標 在設計系統(tǒng)之前，我們需要給系統(tǒng)所能達到的預期的技術指標，也就是設計者的設計目標。對于圖像采集與處理系統(tǒng)，主要有以下一些技術指標 :圖像分辨率、圖像的位深度、對比度、灰度分辨率、圖像格式和采集速度。 圖像分辨率指圖像中存儲的信息量。如我們常見的 35228 1024768 表示每英寸上圖像水平和垂直兩個方向上的像數(shù)數(shù)目相乘。圖像的位 深度或分辨率是用來衡量每個像數(shù)存儲信息的位數(shù)，這種分辨率決定可以標記為多少種色彩等級的可能性。常見的有 8 位，16 位， 24 位和 32 位。這里的 “ 位 ” 就是 2 的平方次數(shù)， 8 位就是 2 的 8 次方等于 256，即表示色彩等級為 256 級。 數(shù)字圖像傳感器 V220 本設計系統(tǒng)的 CCD 圖像采集器件采用 SONY 公司的 V220 彩色攝像機。該攝像機是可用于平面的 /傾斜的 /可變焦控制的 DSP 彩色攝像機，并具有高級的 DSP 圖像失真控制功能。它的主要性能如下 : ： PAL；掃描方式： 2： 1 隔行掃描； ： 1/4 英寸固態(tài)物體攝像傳感器； ： 752（ H） X 582（ V）； ：峰峰值 1. 0V； 75 歐，非平衡； Y/C 電視信號輸出終端； XXX：基于 DSP和 FPGA的圖像處理系統(tǒng)設計 10 視頻解碼器 SAA7115及 I2C控制電路 SAA7115 是一種視頻解碼芯片，它可以輸入 6 路模擬視頻信號，通過內部寄存器的不 同配置可以對 6 路輸入進行轉換，輸出 8 位 “ VPO” 總線， YUV 4： 2： 2 格式。 SAA7115的管腳說明如下圖所示： 表 31 SAA7115 管腳功能特性 Table 31 SAA7115 Pin function property SAA7115[6]的模擬與數(shù)字部分均采用 +3. 3V 電源，數(shù)字 I/0 接口可兼容 +5V,正常工作 功能塊 名稱 說明 I2C SCL I2C 總線時鐘信號（輸入） SDA I2C 總線數(shù)據線 CLK XTAL0 有源晶振（ ）輸出端 XTAL1 有源晶振（ ）輸入端 RESET RESET/CE 復位信號輸入（低電平有效） 模擬輸入通道 ADCs AI11~AI12 模擬通道 1 信號輸入 12 AI1D~AI2D 模擬通道 1,2 的 ADC 微分輸入（懸空） AI21~AI24 模擬通道 2，信號輸入 1~4 AOUT 懸空，模擬測試輸出 RT 端口 RTS1~ RTS0 實時狀態(tài)或同步信號輸出 RTC0 實時控制輸出 LLC/LLC2 線鎖定時鐘輸出 (27MHz)/2 分頻時鐘 圖像端口 IPD0~ IPD7 8 位圖像數(shù)據輸出口 IDQ 圖像端口數(shù)據限定 IGPH 多目標場參考信號 (場同步信號 ) IGPV 多目標行參考信號 (行同步信號 ) ICLK 圖像端口主時鐘輸出 ITRI 圖像端口輸出控制信號 (影響 ICLK，軟件控制 ) ITRDY 圖像端口目標準輸入 IGP0~ IGP1 通用目的輸出 XX 大學畢業(yè)設計（論文） 11 時功耗 0. 4W，空閑時為 0. 07W。 SAA7115 需外接 24. 576MHz 晶體或 (32. 11MHz 晶振 )，內部有鎖相環(huán) (PLL)，可輸出 27MHz 的系統(tǒng)時鐘和 13. 5MHz 的像素時鐘。 采集解碼電路 采集解碼電路如圖 31 所示 ： R E S E T V D D A x V D D IV s sA I 1 DA I 1 2A I 2 1A I 2 2A I 2 3A I 2 4A I 2 DA I 1 1A O U TX I A L OX I A L II D 7 ~ I D 0I D QI G P VI G P HR T S 1R T S 0I T R II C L KL L C 2S D AS C LC C D攝像頭復位信號輸入V C C 3 . 3 V數(shù) 字 電源V C C 3 . 3 V模 擬 電源至 雙 口R A M至 D S PG N D至D S P和F P G AA G N D2 4 . 5 7 6 M3 0 P3 0 P4 7 n F4 7 n F4 7 n F4 7 n F4 7 n F4 7 n F1 0 P 4 7 n F1 8 R5 6 R3 3 R3 3 R3 3 R3 3 R3 3 R3 3 R3 3 R3 3 R 圖 31 采集解碼電路 Acquisition and decoding circuit I2C控制電路 TMS320VC5501 中的 I2C 模塊時鐘頻率為 7MHz ~12MHz，支持任何主從 I2C 兼容設XXX：基于 DSP和 FPGA的圖像處理系統(tǒng)設計 12 備。圖 32 為本論文涉及的多 I2C 模塊的連接圖 ： S A A 7 1 0 5 H S A A 7 1 1 5 HI I C E P R O MM 2 5 P 1 6T M S 3 2 0 V C 5 5 0 1I I C 模 塊S C LS D AV C C 圖 32 I2C 控制電路 I2C control circuit XX 大學畢業(yè)設計（論文） 13 4 DSP和 FPGA為核心的電路設計 可編程邏輯器件 FPGA及 DSP處理器概述 DSP 是數(shù)字信號處理 (Digital Signal Processing)或數(shù)字信號處理器 (Digital signal processor)的縮寫。數(shù)字信號處理是一門涉及許多學科而又廣泛應用于許多領域的新興學科。 數(shù)字信號處理器是把信號用數(shù)字的形式表示出來，利用計算機或信號處理設備，對信號進行采集， 變換，濾波，壓縮，增強，識別等處理，以提取有用的成分和形式。隨著計算機，微電子和通信技術的發(fā)展，數(shù)字信號處理理論和技術得到迅速發(fā)展和不斷完善，特別是在過去 20 多年里，在工業(yè)控制，生活消費中應用日益廣泛。 DSPs(即數(shù)字信號處理器 )是一種專用于數(shù)字信號處理的可編程芯片。它的主要特點是： ，運行時間可以預測 休系結構，指令和數(shù)據總線分開 (有別于馮 諾依曼結構 ) 指令集，指令時間可以預測 ，適合于運算密集的應用場合 ，乘法 運算時間短、速度快 ，帶有多種存儲器接口和 I/0 互聯(lián)接口 DMA 通道控制器，保證數(shù)據傳輸和計算處理并行工作 ，適合嵌入式系統(tǒng)應用。 FPGA（ XC3S100E4TQ144C） [7]是采用先進的 90nm 制造工藝技術。包含 5 個系列 :XC3Sl00E， XC3S250E， XC3S500E， XC3S1200E， XC3S1600E。 Spartan3E 是在早期的 Spartan3 系列的基礎上發(fā)展而來，器件密度范圍為 10 萬到 160 萬系統(tǒng)門，其單位邏輯單元的成本是 FPGA 行業(yè) 中最低的。 Spartan3E 器件在業(yè)界第一個突破了 2 美元的 10 萬系統(tǒng)門售價和 10 美元的 100 多萬系統(tǒng)門售價的極限。并且它的可編程能力允許升級而無需更換硬件設備。 Spartan3E 系列致力于降低器件成本和總體系統(tǒng)成本。例如， Spartan3E 系列能夠以標準產品價格實現(xiàn)微處理器、微控制器和數(shù)字信號處理器功能，包括實際成本為 美元的 32 位 MicroBlaze嵌入式處理器、不到 美元的 8 位 PicoBlaze 嵌入式處理器以及不到 1 美元的 DSP 性價XXX：基于 DSP和 FPGA的圖像處理系統(tǒng)設計 14 比。 Spartan3E 器件支持