基于vhdl語言的漢字滾屏顯示系統設計(編輯修改稿)

　

【文章內容簡介】 MOS、 CMOS 等）。這樣，在工藝更新時，就無需修改原設計程序，只要改變相應的硬度和工具就行了。 此外， VHDL 語言標準、規范、易于共享和復用。由于 VHDL 語言已經作為一種 IEEE 的工業標準，這樣設計成果便于服用和交流，反過來就能更進一步推動 VHDL 語言的推廣和完善。另外， VHDL 語 言的語法比較嚴格，給閱讀和使用都帶來了極大的方便。 VHDL 語言程序設計的基本結構 一個完整的 VHDL 語言程序通常包括實體（ Entity）、構造體（ Architecture）、配置 (Configuration）、包集合 （ Package）和庫（ Library） 5個部分，前 4 種是可分別編譯的源設計單元。實體用于描述所設計的系統的外部接口信號；構造體用于描述系統內部的結構和行為；包集合存放格設計 11 模塊都能共享的數據類型、常數和子程序；配置用于從庫中選取所需單元來組成系統設計的不同版本；庫存放已經編譯的 實體、構造體、包集合和配置。 所謂 VHDL 語言設計的基本單元（ Design Entity），就是 VHDL 語言的一個基本設計實體。基本構成都有實體說明（ Entity Declaration）和構造體（ Architecture Body）兩部分組成。 VHDL 語言可以有以下 3 種形式的子結構描述語句： BLOCK 語句結構 PROCESS 語句結構 SUBPROGAMS 結構 VHDL 語言的數據類型及運算操作符 在 VHDL 語言中凡是可以賦予一個值得對象就稱為客體（ Object），客體只要包括以下 3 種：信號 、變量、常數（ Signal、 Variable、 Constant）。 常數是一個固定值，所謂常數說明是對某一常數名賦予一個固定值。 變量只能在進程語句，函數語句和過程語句結構中使用，它是局部量。 信號是電子電路內部硬件連接的抽象、信號通常在構造體、包集合和實體中說明。 標準的數據類型有 10 種： 1．整數：整數 32 位； 2．實數：浮點數； 3．位：邏輯“ 0”或“ 1”； 4．位失量：位失量； 5．布爾量：邏輯“假”或邏輯“真”； 6 字符： ASCⅡ 字符； 7 時間：時間單位 fs,ps,ns,us,ms,src,min,hr； 8錯誤等級： NOTE,WARNING,ERROR,FAILURE； 12 9．自然數，正整數：整數的子集； 10． 字符串：字符矢量。 可由用戶定義的數據類型有： 枚舉類型，整數類型，實數、浮點數類型，數組類型，存取類型，文件類型，記錄類型，時間類型（物理類型）。 VHDL 語言的主要描述語句 在用 VHDL 語言系統描述系統關鍵行為時，按照語句的執行順序對其進行分類，可以分為順序（ Sequential）描述語句和并發（ Concurrent）描繪語句。 順序描述語句只能出現在進程或子程序中，由它定 義進程或子程序所執行的算法，語句中所涉及到的系統行為有時序流、控制、條件和迭代等；語句的功能操作有算術、邏輯運算、信號和變量的賦值，子程序調用等。 在 VHDL 語言中順序描述語句有以下幾種： WAIT 語句； 斷言語句； 信號帶入語句； 變量賦值語句； IF 語句； CASE 語句； LOOP 語句； NEXT 語句； EXIT 語句； 過程調用語句； NULL 語句。 在 VHDL 語言中能進行并發處理的語句有： 13 進程（ PROCESS）語句； 并發信號帶入（ Concurrent Signal Assignment）語句； 并 發過程調用（ Concurrent Procedure Call）語句； 快（ BLOCK）語句。 VHDL 語言構造體的描述方式 前面已經提到，對硬件系統進行描述，可以采用 3 種不同風格的描述方式，即興味描述方式、寄存器傳輸（或數據流）描述方式和結構化的描述方式。這 3 種描述方式從不同的角度對硬件系統進行行為和功能的描述。 行為描述方式是對系統模型的描述，其抽象程度比寄存器傳輸描述方式和結構化描述方式更高，在行為描述方式的程序中大量采用算術運算、關系運算、慣性延時、傳輸延時等難于進行邏輯綜合何不能進行 邏輯綜合的 VHDL語句。 1．帶入語句：是 VHDL 語言中進行行為描述的最基本的語句； 2．延時語句：有兩種延時類型，慣性延時和傳輸延時； 3．多驅動描述語句； 4． GENERIC 語句：常用于不同層次之間的信息傳遞； RTL 描述方式，是一種明確規定寄存器描述的方法。 使用 RTL 描述方式應注意的幾個問題： 1． “ X”狀態傳遞，實際上是不確定信號狀態的傳遞； 2．寄存器 RTL 描述的限制 ① 禁止在一個進程中存在兩個寄存器描述 ② 禁止使用 IF 語句中的 ELSE 項 ③ 寄存器描述中必須帶入信號值 3．關聯性強的信號應 放在一個進程中 所謂構造體的結構描述方式，就是在多層次的設計中，高層次的設計模 14 塊調用低層次的設計模塊，或者直接用門電路設計單元來構成一個復雜的邏輯電路的描述方式。 構造體結構描述方式的基本框架 1． ASIC 級結構描述 2．插件板級結構描述 3． 系統級的結構描述 在構造體的結構描述中， COMPONENT 語句是基本的描述語句，該語句制定了本構造體中調用的是哪一個現成的邏輯描述模塊。 COMPONENT_INSTANT 語句是結構化描述中不可缺少的一個基本語句。該語句將現成元件的端口信號映射成高層次設計電路中的信號 。 映射方法有兩種：位置映射，名稱映射。 VHDL 語言設計基本邏輯電路 組合邏輯電路有簡單門級電路、選擇器、譯碼器、三態門等， 本設計的時序電路主要介紹觸發器，寄存器和計數器。 觸發器的初始狀態應有復位信號來設置，撫慰信號對觸發器復位的操作不同，使其可分為同步復位和非同步復位兩種 寄存器一般由多位觸發器連接而成，通常有鎖存寄存器和移位寄存器。 計數器份同步計數器和異步計數器兩種。 存儲器按其類型可分為只讀存儲器和隨機存儲器。 1．存儲器的數據類型 存儲器是眾多存儲單元的一個集合體，按單元號順序 排列。 2．存儲的初始化 在用 VHDL語言描述 ROM時， ROM的內容應該在仿真時事先讀到 ROM中，這就是所謂的存儲器初始化。 ROM（只讀存儲器） 15 RAM（隨機存儲器） FIFO（先進先出堆棧） MAX+PLUSⅡ 概述 MAX+PLUSII 是 Atltera 提供的 FPGA/CPLD 開發集成環境，使用MAX+PLUSII 的設計者不需要精通器件內部的復雜結構。設計者可以用自己熟悉的設計工具（如原理圖輸入或硬件描述語言）建立設計， MAX+PLUSII把這些設計自動轉換成最終能夠所需的格式。其設計速度非常快，對于一般幾千門的電路設計，使用 MAX+PLUSII，從設計輸入到器件編程完畢，用戶拿到設計好的邏輯電路，大約只需幾小時。設計處理一般在數分鐘內完成。特別是在原理圖輸入等方面 MAX+PLUSII 被公認為是最易使用，人機界面最友善的 PLD 開發軟件，特別適合初學者使用。 Altera 是世界上最大可編程邏輯器件供應商之一。 MAX+PLUSII 界面友好，使用便捷，被譽為世界上最易用易學的 EDA 軟件。 MAX+PLUSII 是本次畢業設計的開發平臺，所以，他的熟練掌握直接關系到設計成功和設計效率的高低，在將來的工作學習中它也是非常重要的，因此，本次畢業設計中再軟件的學習上畫了較大的時間和精力。 MAX+PLUSII 的特點 MAX+PLUSII 具有原理圖輸入、文本輸入、波形輸入等多種輸入方式（ Text Editor File）支持 Altera 公司的 AHDL 語言，同時兼容 VHDL 和 Verilog HDL；圖形輸入方式（ Graphic Editor File）不僅可以使用 MAX+PLUSII 中豐富的圖形編輯庫，而且可以使用幾乎全部的標準 EDA 設計工具，如可識別 EDIF網表文件、 VHDL 網表文件、 ORCAD 原理圖以及 Xilinx 網表文件等。波形輸入（ Waveform Editor File）最具特點，它允許設計者通過只編輯輸入波形， 16 而由系統自動生成該功能模塊。在實際設計過程中，完全可 以用文本文件來完成整個設計過程。當然也可根據各人習慣應用其他的輸入方式，發揮各種輸入方式的特點。 MAX+PLUSII 所提供的靈活性和高效性在同類軟件中是無可比擬的，歸納起來，它主要有以下幾個特點： 1. 界面開放 2. 與可編程邏輯器件結構無關 3. 完全集成化的環境 4. 豐富的設計庫 5. 模塊化的設計工具 6. 支持硬件描述語言 7. 提供 Megacore 8. 具有 Opencore 特性 9. 可運行多個平臺 除了上述特點之外，隨著 MAX+PLUSII 版本的提高，將會有更多的特性得以開發 和利用。 MAX+PLUSII 的設計流程 MAX+PLUSII 軟件的設計流程包括以下幾個部分：設計輸入、編譯、邏輯分配、模擬仿真、器件編程和功能驗證。 下面就設計流程進行簡要說明 設計輸入：可采用電路原理圖輸入、硬件描述、 EDIF 網表輸入以及波形輸入等。 項目編譯：主要完成器件的選擇以及試配邏輯中和以及器件的裝入，延時信息提取等 邏輯分配：把邏輯分配給引腳和邏輯單元也就把輸入、輸出節點分配給器件的引腳。 17 設計項目的模擬仿真：通 過時序模擬一個項目的邏輯功能是否達到實際要求，模擬允許把項目在編輯到器件之前進行全面檢查，已確定它在各種可能的條件下有正確的響應。 器件編程：用仿真確認的配置文件經編程電纜配置 PLD，即用編程文件對編程器件編程。 器件的功能驗證：將編程后的器件加入實際激勵，進行測試，以檢查是否完成預計的功能。 以上各部如果出現錯誤，可隨時進行設計修改，重復上述過程直到正確為止。邏輯設計的輸入有多種方式，設計者可以用自己喜歡的方式進行輸入。 MAX+PLUSII 的使用 MAX+PLUSII 是一門必修的軟件，在之前的學習中就已基本掌握了它的使用，這里簡要介紹一下基本的操作，深入地介紹如何更加合理的利用這門軟件。 1. MAX+PLUSII 界面 MAX+PLUSII 軟件按使用對象可分為商業版、基本版和學生版，這三個版本的使用方法基本相同，其差別在于： 商業版 —— 商業版軟件為避免盜版，在并行口上虛假一個硬件“狗”，每次系統啟動都要通過“狗”來核對用戶的合法性。 基本版 —— 時序分析、 VHDL 語言綜合等功能不能使用，不需“狗”的支持，只要向 Altera 申請一個基本授權媽就可以工作。 學生版 —— 加以更多的限制，只能使用兩種芯片。 當我們將所需的版本安裝完成后，以后再次啟動 MAX+PLUSII 時，它的管理器窗口如圖 。 18 圖 管理窗口 2. 生成一個新的文本文件 （ 1） 在 File 菜單中選擇 New， 如圖 圖 （ 2） 選擇 Text Editor File 然后按下 OK 按鈕就會出現一個無標題的文本編輯器窗口，如圖 。 19 圖 MAX+PLUSII 的靈活運用直接關系到設計的數度和效率，另外，對于初學者，很容易因為操作的失誤而造成文件的覆蓋和丟失。下面介紹一下如何使用工具欄來提高設計的速度。打開軟件后，操作界面窗口上方工具欄如圖。 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 圖 工具欄 工具欄的各個快捷鍵相當于菜單中的各個選項，設計者將一些設計時常用的操作設計快捷鍵放在 工具欄中供設計者使用，這樣可以大大的提高設計時操作的時間。各個快捷鍵這里都進行了編號，下表就各個快捷鍵的意義依編號進行了介紹，如表 。 表 快捷鍵定義表 編號 意 義 功 能 1 New 新建一個文件 2 Open 打開一個文件 3 Save 存儲文件 20 4 Print 打印文件 5 Cut 剪切 6 Copy 復制 7 Paste 粘貼 8 Undo 撤銷 9 Help 幫助 10 Hierarchy display 層次顯示 11 Floorplan editor 管腳分配 12 Compiler 編譯 13 Simulator 仿真 14 Timing analyzer 時序分析 15 Programmer 下載 16 Project name 項目名稱 17 Save as 另存為 18 Set file to current project 打開項目下的文件 19 Save and check 存儲并檢查 20 Save and piler 存儲并編譯 21 Save and simulator 存儲并仿真 其中快捷鍵 9