圖像邊緣檢測算法的硬件實現方法研究(編輯修改稿)

　

【文章內容簡介】 ..................................... 34 圖 27 3x3數據窗口圖 ............................................................................................ 35 圖 28 本設計 Soble算子運算流程圖 ....................................................................... 36 圖 29 三單口 ram乒乓讀寫表 ................................................................................. 37 圖 30 I2C模塊仿真波形 ......................................................................................... 39 圖 31 視頻輸入模塊仿真波形 ................................................................................. 39 圖 32 視頻輸出仿真波形（一幀） .......................................................................... 40 圖 33 視頻輸出仿真波形（一行） .......................................................................... 40 更多論文 第 6 頁 共 48 頁 第一章 緒論 選題背景及意義 現今視頻處理系統的構建主要有兩種設計思路 :一種是由計算機和視頻采集卡組成，主要采用以計算機為核心的集中式處理，圖像采集、視頻檢測等工作都在計算機上完成。這種設計方案人機交 互方便、開發性強、操作性強。但是由于通用 CPU采用的總線結構和數據處理方式并不適合于高速信號處理，導致該類系統實時性差 。且系統需要計算機的支持，因此，在某些有集成度和使用環境要求的應用領域使用受到限制，而且圖像跟蹤處理算法的實現受視頻采集卡基本功能的限制。另一種采用較多的是分布式處理方案，主體算法分散在多個 DSP上實現，而由 PC104來完成輔助的事務性處理，該類系統的優越性體現在可靠性、擴展性、靈活性這三個方面，但性價比、集成度均不高。 今后視頻處理的應用將越來越廣泛，特殊領域、特殊環境中對視頻跟蹤的需求預 示著視頻處理系統未來發展方向就是完全脫離計算機，更趨于小型化一體化。由多個高速處理芯片整合而成，并在其中加人面向視頻處理應用的簡易人機交互操作系統用以實現任務調度、資源分配、內存管理、實時響應用戶接口等功能以及支持系統計算能力擴展的功能。本系統從視頻采集、處理到視頻顯示的整個過程是由 FPGA來 承擔的。 通常視頻處理采用的是專用的 DSP芯片進行視頻數據處理，而 FPGA則是輔助 DSP進行工作。而本系統采用的 Xilinx公司的Spartan3A DSP1800A是針對 DSP特性進行加強過的 FPGA芯片。因此可以省 去專用 DSP芯片，而將視頻數據的處理過程也放入 FPGA中實現。 邊緣檢測是圖像處理、計算機視覺中最基礎的內容，也是至今仍沒有得到圓滿解決的一類問題。通過對人類視覺系統的研究表明，圖像中的邊界特別重要，往往僅憑一條粗略的輪廓線就能夠識別出一個物體。這個事實為機器視覺的研究提供了重要啟示，即 :物體可用其邊界來表示，由圖像灰度不連續點組成的基元圖攜帶了原始圖像的絕大部分有用信息，邊緣檢測的實質是采用某種算法來提取出圖像中對象與背景間的交界線。 邊緣是圖像的最基本特征，邊緣檢測通常是機器視覺系統處理圖像的第一個階段 ，是機器視覺領域內經典的研究課題之一，其結果的正確性和可靠性將直接影響到機器視覺系統對客觀世界的理解。圖像邊緣檢測作為視覺的初級階段，有著很長的研究歷史，新理論、新方法不斷涌現。這一方面說明該研究方向本身的重要性，另一方面也反映出了它的深度與難度。隨著計算機視覺和圖像處理技術的發展，迫切需要視覺早期階段的突破，需要尋求較好的邊緣檢測算法。 利用本設計中的系統進行邊緣檢測算法的研究，既可以驗證系統的實時性，準確性和可靠性；又可以對圖像邊緣檢測這一重要課題做出一定的研究，分析對比用硬件邏輯系統進行邊緣檢測和利用 軟件系統來進行的優勢和劣勢。 更多論文 第 7 頁 共 48 頁 當前研究現狀 隨著近些年來多媒體技術的發展，人們對視頻信息的需求愈來愈強烈，圖像采集與處理顯得越來越重要。依托計算機技術、通信技術和網絡條件的發展以及數字信號處理的快速發展，圖像處理系統出現呈五大發展趨勢： （ 1） 隨著硬件的發展，圖像處理系統的性能會越來越高，價格會逐步降低； （ 2） 圖像處理系統的功能會都繼承在一個便于攜帶使用方便的電子設備上，不需要PC 和各種輔助設備； （ 3） 由于網絡的普及，圖像處理系統將和網絡結合，實現遠程的圖像采集和傳輸； （ 4） 圖像處理系統內部將集成開發軟件，使得用戶更 加容易根據自己的需要開發相應的圖像處理算法，系統的效率更高； （ 5） 為了滿足不同的要求，開發人員會使用 DSP、 ASIC 和 FPGA 芯片開發專用的圖像處理系統。 利用 FPGA開發實時圖像處理系統是當前的熱門研究之一， 選擇這個課題做為設計項目，能夠進一步研究 FPGA 和實時圖像處理技術。 FPGA 具有集成度高，易于調試，易于實現，設計周期短等特點。 利用 FPGA 進行硬件實時視頻處理系統的研究十分方便。 本文利用 FPGA開發板對當前熱門課題圖像邊緣檢測進行了初步的研究。 由于圖像邊緣檢測的重要性和復雜性，從二十世紀七十年代起就吸 引了許多專家、學者進行研究。并為之付出了巨大的努力。至今已提出了上千種算法，而且近幾年每年都有上百篇有關的研究成果報道。這些算法中，利用新興技術對圖像進行邊緣檢測研究引起了人們很大的興趣，出現了基于模糊數學、統計分析、小波變換、數學形態學、遺傳算法、曲面擬合等等許多新的邊緣檢測方法，基于新興技術的邊緣檢測研究是現在邊緣檢測算法的主要研究方向。同時，將幾種技術結合起來的算法也逐漸增多，如將小波變換的多分辨率分析的概念應用到不同算法，將模糊數學與統計理論結合起來的算法等。 本文的組織結構 本文共分六章。 第一章緒論介紹本文的研究課題和研究背景。以及進行該研究的意義。 第二章介紹了完成本文所描述的設計使用的軟硬件環境，具體介紹了硬件開發板及板上資源，開發、仿真及調試軟件等。 第三章介紹了整個系統的模塊劃分，以及每個模塊功能的基本定義和實現方法的概況。 第四章介紹了系統中每個模塊的具體實現方法，以及簡單介紹了一下每一塊的調試方法 。 第五章主要介紹整個系統調試的過程，以及調試的中間過程 和最終結果。并通過硬件邊緣檢測的效果圖和軟件進行邊緣檢測的效果圖 的對比，分析硬件系統進行實時邊緣檢測的優缺點。 第六章總結整個設 計的過程，對研究結果進行分析和總結，得出研究結論 。 更多論文 第 8 頁 共 48 頁 第二章 設計環境 本章主要介紹完成整個設計的硬件環境以及軟件環境。大體上對整個系統設計的方法以及使用到的工具做一些介紹。 硬件環境 硬件環境部分主要針對所使用的硬件器件逐一進行介紹，并對整個硬件結構做一個大體上的總結。 FPGA 簡介 現場可編程門陣列 (FPGA)是八十年代中期出現的新型高密度可編程邏輯器件，它是在PAL、 GAL、 EPLD等可編程器件的基礎上進一步發展的產物，隨著工藝技術的發展與市場的需求，超大規模、高速、低功耗的新型 FPGA/CPLD不斷推陳出新。 簡化的 FPGA基本由 6部分組成 :可編程輸入 /輸出單元、基本可編程邏輯單元、嵌入式塊RAM、豐富的布線資源、底層嵌入功能單元和內嵌專用硬核。 目前大多數 FPGA的 I/O單元被設計為可編程式，即通過軟件的靈活設置，可以匹配不同的電氣標準與 I/O物理特性。基本可編程邏輯單元是可編程邏輯的主體，可靈活改變其內部連接與配置，完成不同的邏輯功能。 FPGA一般是基于 SRAM工藝，其基本可編程邏輯單元通常由查找表 (Look Up Table， LUT)和寄存器 (Register )組成。目前大 多數 FPGA都有內嵌的塊RAM(BlockRAM)， FPGA內部嵌入可編程 RAM模塊，大大地拓展了應用范圍和使用靈活性 .可靈活的配置為單口 RAM(Single Port RAM， SPRAM)、雙口 RAM(Double Port RAM， DPRAM)、偽雙口 RAM(PseudoDPRAM)、 CAM(Content Addressable Memory)和 FIFO(First In First Out)等常用結構。布線資源連通 FPGA內部所有單元，連線長度和工藝方式決定著信號在線上的 驅動能力和傳輸速度。底層嵌入 功能單元指那些通用度較高的嵌入功能模塊，比如 PLL (Phase Locked Loop)、 DLL (Delay Locked Loop)、 DSP和 CPU 等。內嵌專用硬核是相對于前面的“底層嵌入功能單元”而言，不為大多數 FPGA所包含的硬核。比如為了提高 FPGA性能，適用高速通信總線與接口標準，很多高端 FPGA集成了 SERDES(串并收發器 )等專用硬核。 FPGA繼承了 ASIC的大規模、高集成度、高可靠性的優點，又克服了普通 ASIC設計周期長、投資大、靈活性差的缺點，逐步成為復雜數字硬件電路設計的理想首選 。當代 FPGA具有以下特點 : ? 規模越來越大，單片邏輯門數已逾百萬，更適合于實現片上系統 (SOC)。 ? 開發投資小，芯片在出廠前都做過百分之百的測試，而且設計靈活，發現錯誤可直接更改設計，降低了潛在的花費。 ? 可以反復的編程、擦除。在不改變外圍電路的情況下，設計不同的內部邏輯即可實現不同的電路功能。 ? 開發工具智能化，功能強大。應用各種工具可以完成從輸入、綜合、實現到配置芯片等一系列功能。 ? 新型 FPGA內嵌的 CPU或 DSP內核，支持軟硬件協同設計，可以作為片上可編程系統 更多論文 第 9 頁 共 48 頁 (SOPC)的硬件平臺。 FPGA 的開發流程 一般來說，完整的 FPGA設計流程包括電路設計與輸入、功能仿真、綜合、綜合后仿真、實現、布線后仿真與驗證和下板調試等主要步驟。 (1)電路設計與輸入 電路設計與輸入是根據工程師的設計方法將設計的功能描述給 EDA軟件。通常的設計輸入方法有硬件描述語言 (HDL)和原理圖設計輸入法。 (2) 功能仿真 電路設計完成后，要用專用的仿真工具對設計進行功能仿真，驗證電路功能是否符合設計要求。功能仿真有時也被稱為前仿真。通過仿真能及時發現設計中的錯誤，加快設計進度，提高設計的可靠性。 (3)綜合優化 綜合優 化是指將 HDL語言、原理圖等設計輸入翻譯成由與、或、非門， RAM，觸發器等基本邏輯單元組成的邏輯連接 (網表 )，并根據目標與要求 (約束條件 )優化所 生成的邏輯連接，輸出 edf和 edn文件，供 FPGA/CPLD廠家的布局布線器進行實現。 (4)綜合后仿真 綜合完成后需要檢查綜合結果是否與原設計一致，需要做綜合后仿真。把綜合生成的延時文件反標到綜合仿真模型中去，可估計門延時帶來的影響。這種仿真的主要目的在于檢查綜合器的綜合結果是否與設計輸入一致。 (5)實現 綜合后，應該使用 FPGA/CPLD廠商提供的工具軟件，根 據所選芯片的型號，將綜合輸出的邏輯網表適配到具體 FPGA/CPLD 器件上，這個過程就叫實現過程。 Xilinx的實現過程分為翻譯、映射和布局布線等 3個步驟。 (6)時序仿真與驗證 布局布線后首先應該做時序仿真。時序仿真中應該將布局布線的時延文件反標到 設計中，使仿真既包含門延時，又包含線延時信息。有時為了保證設計的可靠性，在時序仿真后還要做一些驗證。 (7)調試與加載配置 設計開發的最后步驟就是在線調試或者將生成的配置文件寫入芯片中進行調試。在 ISE中對應的工具使用 iMPACT。 任何仿真或驗證步驟出現問題， 就需要根據錯誤的定位返回到相應的步驟進行更改或者重新設計。 本系統所選用的 FPGA 芯片 為了實現實時視頻處理輸出，通常需要一塊專用 DSP芯片來進行視頻數據處理。而 FPGA芯片則是起輔助控制作用。然而本系統采用的 Spartan3A DSP FPGA是針對 DSP加強過的 FPGA，完全可以取代 DSP進行視頻數據處理。因此本系統只需選取一塊 Spartan3A DSP FPGA芯片即可取代以前的 DSP+FPGA的結構進行實時視頻數據處理。 Spartan3A DSP FPGA的特性： ? XtremeDSP DSP48A Slice 更多論文 第 10 頁 共 48 頁 ? DSP48A 可以在最低的速度級別下實現 250MHz 的工作頻率 ? DSP48A slice 實現先進的 DSP 功能，從而實現了高于 30 GMACS 的性能 ? 可配置邏輯塊可用來存儲數據或