基于單片機的智能電話錄音系統(編輯修改稿)

　

【文章內容簡介】 圖 11 系 統結構圖 系統組成 智能電話錄音系統接收遠端發過來的 DTMF 信號，并對其進行解碼，解碼后的信號再有中央處理單元采集處理，為了方便用戶使用，系統設計了語音提示，智能電話錄音系統一般工作在無人狀態下，所以應具有自動摘掛機電路、復位功能；為了符合智能化要求，系統采用 AT89C52 作為中央處理器。同時， 智能電話錄音系統正常工作還需要電源供電電路、驅動電路等輔助電路。由此可以看出，系統主要由振鈴檢測電路、自動摘掛機電路、 由 DTMF 雙音頻解碼電路、語音提示電路、中央處理單元 AT89C52 等組成。 系統功能 本電路能夠實現以下功能： （ 1）主人可以手動進行錄放音操作。 （ 2）如果來電，響鈴 3 次，如果主人在，接聽則不放音，如果主人不在，則播放留言。 電話接口 振鈴檢測電路 自動摘掛機電路 DTMF 解碼電路 中 央 處 理 單 元 語音錄放電路 廣東海洋大學 2021 屆本科生畢業設計 3 （ 3）客人可選擇是否留言。 系統可行性分析 智能電話錄音系統由單片機構成主控部分，進行主要的信息處理，接收外部操作指令形成各種控制信號，并完成對于各種 信息的記錄；接口電路提供單片機與電話外線的接口。語音提示電路是該系統的重要組成部分。語音提示電路受單片機的控制產生相應的提示音提示，并通過反饋電路反饋至電話外線。從而使對方在語音提示下進行選擇。 本系統并聯于電話機的兩端，不會影響到電話機的正常使用。用戶通過異地的電話機撥打本系統所連接的外線的電話號碼，通過市局交換機向電話機發出振鈴信號，振鈴檢測電路將檢測到的振鈴信號送至中央處理單元，如果本系統檢測到振鈴 三 次即 三 次響鈴后無人接，自動摘機，同時中央處理單元發出控制信號使語音錄放電路發出事先錄制好的語音提示，用 戶聽到語音提示后便會按鍵進行操作，用戶按鍵產生的信號會經雙音多頻 DTMF（ Dual Tone MultiFrequency）解碼電路解碼 [2]后，送入中央控制單元。中央控制單元將根據 DTMF 解碼的結果進行相應的操作。 第 2 章 主要 硬件 選擇 本章主要介紹了用到的幾個主要硬件， AT 9C52 微處理器 [3]、 DTMF 解碼芯片 MT8880、 語音芯片 ISD400繼電器 。 微處理器 AT89C52 的概述 AT89C52[4]是 51 系列 單片機 的一個型號，它是 ATMEL 公司生產的。 AT89C52是一個低電壓，高性能 CMOS 8 位單片機，片內含 8k bytes 的可反復擦寫的 Flash 只讀程序存儲器和 256 bytes 的隨機存取數據存儲器（ RAM），器件采用 ATMEL 公司的高密度、非易失性存儲技術生產，兼容標準 MCS51指令系統，片內置通用 8 位中央處理器和 Flash 存儲單元，功能強大的 AT89C52 單片機可為您提供許多較復雜系統控制應用場合。 AT89C52 有 40個引腳， 32個外部雙向輸入 /輸出（ I/O）端口，同時內含 2 個外中斷口， 3 個 16位可編程定時計數器 ,2 個全雙工串行通信口， 2 個讀寫口線， AT89C52 可以按照常規方法進行編程 ,但不可以在線編程 (S 系列的才支持在線編程 )。其將通用的微處理器和 Flash 存儲器結合在一起，特別是可反復擦寫的 Flash 存儲器可有效地降低開發成本。 AT89C52 有 PDIP、 PQFP/TQFP 及 PLCC 等三種封裝形式，以適應不同產品的需求。 AT89C52 單片機的硬件結構 如圖 21 所示，為 AT89C52 的硬件結構圖。 AT89C52 單片機的內部結構與 MCS51 系列單片機廣東海洋大學 2021 屆本科生畢業設計 4 的構成基本相同。 CPU 是有運算器和控制其所構成的。運算器主要用來對操作數進行算術、 邏輯運算和位操作的。控制器是單片機的指揮控制部件，主要任務的識別指令，并根據指令的性質控制單片機各功能部件，從而保證單片機各部分能自動而協調地工作。它的程序存儲器為 8k 字節可重擦寫Flash 閃爍存儲器，閃爍存儲器允許在線 +5V電擦除、電寫入或使用編程器對其重復編程。數據存儲器比 51 系列的單片機相比大了許多為 259 字節 RAM。 AT89C52 單片機的指令系統和引腳功能與MCS51 的完全兼容。 圖 21 AT89C52 的硬件結構圖 AT89C52 的主要功能特性 兼容 MCS51 指令系統 8k 可反復擦寫 (1000 次） Flash ROM 32 個雙向 I/O 口 256x8bit 內部 RAM 3 個 16 位可編程定時 /計數器中斷 時鐘頻率 024MHz 2 個串行中斷 可編程 UART 串行通道 2 個外部中斷源 共 8 個中斷源 2 個讀寫中斷口線 3 級加密位 低功耗空閑和掉電模式 軟件設置睡眠和喚醒功能 AT89C52 的引腳說明 AT89C52P 為 40 腳雙列直插封裝的 8 位通用微處理器，采用工業標準的 C51 內核，在內部功能及管腳排布上與通用的 8xc52 相同，其主要用于會聚調整時的功能控制。功能包括對會聚主 IC 內部寄存器、數據 RAM 及外部接口等功能部件的初始化，會聚調整控制，會聚測試圖控制，紅外遙控信號 IR 的接收解 碼及與主板 CPU 通信等。主要管腳有： XTAL1（ 19腳）和 XTAL2（ 18 腳）為振蕩 CPU 時鐘 定時器 計數器 輸入輸出 接口 FLASH RAM 串行通信口 廣東海洋大學 2021 屆本科生畢業設計 5 器輸入輸出端口，外接 12MHz 晶振。 RST/Vpd（ 9腳）為復位輸入端口，外接電阻電容組成的復位電路。 VCC（ 40 腳）和 VSS（ 20腳）為供電端口，分別接 +5V電源的正負端。 P0～ P3 為可編程通用 I/O 腳，其功能用途由軟件定義，在本設計中， P0 端口（ 32～ 39 腳）被定義為 N1 功能控制端口，分別與 N1 的相應功能管腳相連接， 13 腳定義為 IR 輸入端， 10 腳和 11 腳定義為 I2C 總線控制端口，分別連接 N1 的 SDAS（ 18 腳）和 SCLS（ 19 腳）端口， 12 腳、 27 腳及 28腳定義為握手信號功能端口，連接主板 CPU 的相應功能端，用于當前制式的檢測及會聚調整狀態進入的控制功能。 圖 22為 AT89C52 引腳圖。 圖 22 AT89C52 引腳圖 P0 口 P0 口是一組 8 位漏極開路型雙向 I/O 口，也即地址 /數據總線復用口。作為輸出口用時，每位能吸收電流的方式驅動 8 個 TTL 邏輯門電路，對端口 P0 寫“ 1”時，可作為高阻抗輸入端用。 在訪問外部數據存儲器或程序存儲器時，這組口線分時轉換地址（低 8 位）和數據總線復用，在訪問期間激活內部 上拉電阻。 在 Flash 編程時， P0 口接收指令字節，而在程序校驗時，輸出指令字節，校驗時，要求外接上拉電阻。 P1 口 P1 是一個帶內部上拉電阻的 8 位雙向 I/O 口 ,P1 的輸出緩沖級可驅動（吸收或輸出電流） 4 個TTL 邏輯門電路。對端口寫“ 1”，通過內部的上拉電阻把端口拉到高電平，此時可作輸入口。作輸入口使用時，因為內部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流 (IIL)。 與 AT89C51不同之處是， 和 還可分別作為定時 /計數器 2的外部計數輸入（ ）和輸入（ ）， 在表 21 所示。 Flash 編程和程序校驗期間， P1 接收低 8 位地址。 表 21 和 的第二功能 表 引腳號 功能特性 廣東海洋大學 2021 屆本科生畢業設計 6 T2，時鐘輸出 T2EX（定時 /計數器 2） P2 口 P2 是一個帶有內部上拉電阻的 8 位雙向 I/O 口， P2 的輸出緩沖級可驅動（吸收或輸出電流） 4個 TTL 邏輯門電路。對端口 P2 寫 “1”，通過內部的上拉電阻把端口拉到高電平，此時可作輸入口，作輸入口使用時，因為內部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流 (IIL)。 在訪問外部程序存儲器或 16位地址的外部數據存儲器（例如執行 MOVX@DPTR 指令）時， P2口送出高 8 位地址數據。在訪問 8位地址的外部數據存儲器（如執行 MOVX@RI指令）時， P2口輸出 P2 鎖存器的內容。 Flash 編程或校驗時， P2 亦接收高位地址和一些控制信號。 P3 口 P3 口是一組帶有內部上拉電阻的 8位雙向 I/O 口。 P3口輸出緩沖級可驅動（吸收或輸出電流）4 個 TTL 邏輯門電路。對 P3口寫入 “1”時，它們被內部上拉電阻拉高并可作為輸入端口。此時，被外部拉低的 P3 口將用上拉電阻輸出電流（ IIL）。 P3 口除了作為一般的 I/O 口線外，更重要的用途是它的第二功能 ，在表 22 所示。 P3 口還接收一些用于 Flash 閃速存儲器編程和程序校驗的控制信號。 表 22 P3 口 的第二功能表 端口引腳 第二功能 RXD(串行輸入口 ) TXD(串行輸出口 ) INT0 （外中斷 0） INT1(外中斷 1) T0（定時 /計數器 0） P3. 5 T1（定時 /計數器 1） WR（外部數據存儲器寫選通） RD（外部數據存儲器讀選通） RST 復位輸入。當振蕩器工作時， RST 引腳出現兩個機器周期以上高電平將使單片機復位。 廣東海洋大學 2021 屆本科生畢業設計 7 ALE/PROG 當訪問外部程序存儲器或數據存儲器時， ALE（地址鎖存允許）輸出脈沖用于鎖存地址的低 8 位字節。一般情況下， ALE 仍以時鐘振蕩頻率的 1/6輸出固定的脈沖信號，因此它可對外輸出時鐘或用于定時目的。要注意的是：每當訪問外部數據存儲器時將跳過一個 ALE 脈沖。 對 Flash 存儲器編程期間，該引腳還用于輸入編程脈沖（ PROG）。 如有必要，可通過對特殊功能寄存器（ SFR）區中的 8EH 單元的 D0 位置位，可禁止 ALE操作。該位置位后，只有一條 MOVX 和 MOVC 指令才能將 ALE 激活。此外，該引腳會被微弱拉高，單片機執行外部程序時，應設置 ALE 禁止位無效。 PSEN 程序儲存允許（ PSEN）輸出是外部程序存儲器的讀選通信號，當 AT89C52 由外部程序存儲器取指令（或數據）時，每個機器周期兩次 PSEN 有效 ， 即輸出兩個脈沖。在此期間，當訪問外部數據存儲器，將跳過兩次 PSEN 信號。 EA/VPP 外部訪問允許。欲使 CPU 僅訪問外部程序存儲器（地址為 0000H—FFFFH）， EA端必須保持低電平（接地）。需注意的是：如果加 密位 LB1 被編程，復位時內部會鎖存 EA端狀態。 如 EA端為高電平（接 Vcc 端）， CPU 則執行內部程序存儲器中的指令。 Flash 存儲器編程時，該引腳加上 +12V 的編程允許電源 Vpp，當然這必須是該器件是使用 12V編程電壓 Vpp。 XTAL1 振蕩器反相放大器的及內部時鐘發生器的輸入端。 XTAL2 振蕩器反相放大器的輸出端。 AT89C52 的復位電路 復位電路是為確保微機系統中電路穩定可靠工作必不可少的一部分，復位電路的第一功能是上電復位。一般微機電路正常工作需要供電電源為 5V177。5%，即 ～ 。由于微機電路是時序數字電路，它需要穩定的時鐘信號，因此在電源上電時，只有當 VCC 超過 蕩器穩定工作時，復位信號才被撤除，微機電路開始正常工作。目前為止，單片機復位電路主要有兩種類型：一種是上電復位，一種是手動復位。其中復位的原理如圖 23 所示 。 上電復位原理： VCC 上電時， C充電，在 10K 電阻上出現電壓，使得單片機復位；幾個毫秒后，C 充滿， 10K 電阻上電流降為 0，電壓也為 0，使得單片機進入工作狀態。 手動復位原理：工作期間，按下 S， C放電。 S 松手， C 又充電，在 10K電阻上出現電壓，使單片機復位。幾個毫秒后，單片機進入工作狀態 。 廣東海洋大學 2021 屆本科生畢業設計 8 圖 23 復位電路 本系統由于工作在無人狀態下，故選擇上電復位電路。 雙音多頻譯碼器 MT8880 MT8880 功能概述 MT8880[5]是電