基于fpga的多功能數字時鐘畢業論文-資料下載頁

【導讀】獨立進行研究所取得的成果。盡本人所知，除了畢業設計（論文）中。人或集體已經發表或撰寫的成果作品。采用FPGA設計一個具有整點報時，可校時，可顯示萬年歷的數字時鐘是本課題的主。由于數字集成電路的發展和石英晶體震蕩器的廣泛應用，使得數字鐘的精度，遠遠。原先的報時功能。諸如定時自動報警、定時啟閉電路、定時開關烘箱、通斷動力設備，甚至。各種定時電氣的自動啟用等，所有這些都是以鐘表數字化為基礎的。近些年，隨著科技的發。此研究數字鐘以及擴大其應用有著非常現實的意義。示和萬年歷功能。其中時鐘的秒鐘、分鐘為60進制計時方式，小時可通過24進制的計時方。計數實現，月通過12進制計數實現，年通過100進制計數實現。本課題通過設置一個專門的

　　

【正文】 的計數器，模塊有閏年判斷輸出信號 RUN，要傳送給月份模塊，計滿四次就產生一個閏年輸出信號，因為閏年數值是 4 的整倍數。年計數模塊的時鐘信號來自正常計時狀態下的 COUT 進位信號。年的個位 Y1 計數達到“ 9”就會向十位 Y2 產生進位，使得 Y2 開始計數。當 YI， Y2 都為“ 9”時， Y1， Y2 會被清零。 IF CLK39。EVENT AND CLK=39。139。 THEN Q1=Q1+1。 IF Q1=9 THEN Q1=(OTHERS=39。039。)。 Q2=Q2+1。 END IF。 IF Q2=9 AND Q1=9 THEN Q2=0000。Q1=0000。COUT=39。139。 畢業設計（論文）報告紙 21 ELSE COUT=39。039。 END IF。 END IF。 END PROCESS。 PROCESS(CLK) BEGIN IF CLK39。EVENT AND CLK=39。139。 THEN Q3=Q3+1。每計滿四個就輸出 1，為閏年信號 IF Q3=3 THEN Q3=(OTHERS=39。039。)。 RUN=39。139。 ELSE RUN =39。039。 END IF。 END IF。 由 VHDL 程序代碼生成生成如圖 所示的圖元元件，其中 CLK 端口輸入由低位的進位信號提供的時鐘信號； Y1 端口輸出年計數的個位計數信號； Y2 端口輸出年計數的十位計數信號； RUN 端口輸出閏年信號提供給月計數模塊。 圖 年計數模塊的圖元元件 該模塊的仿真波形如圖 所示： 圖 年模塊仿真圖 如圖 所示，兩位年模塊為 100 進制計數器 當 Y Y1 表示的數為 4 的整數倍時，判 畢業設計（論文）報告紙 22 斷閏年輸出信號 RUN 就為高電平，與月模塊的判斷閏年輸入信號相一致。符合設計的要求。 校時模塊 如原理圖的說明部分所述，校時模塊進行工作模式的選擇，輸入端設有控制按鍵 K1，K2。 K1 進行模式的選擇， K2 的功能如同手動時鐘脈沖，進行調時設置。設計內部一個寄存器 A，在校時時，沒按下 K1， A 就會加 1，當 A 為 0000 時，是正常計時，當 A 為 0001 時，是調分計數，當 A 為 0010 時，是調時計數，當 A 為 0011 時，是調天計數，當 A 為 0100 時，是調月計數，當 A 為 0101 時， 是調年計數。同時設計相對應的 LED 燈亮，當調哪個部分，相對應的校時狀態燈會被點亮。當進入校時狀態下，設置 K2 按鍵， K2 按鍵每按下相對應的模塊計數器會加 1，與 K2 同步。 CASE A IS WHEN 0000=FO=MI。SO=FI。TL=SI。YO=TI。NO=YI。 模式 0 正常計時 L1=39。039。L2=39。039。L3=39。039。L4=39。039。L5=39。039。 WHEN 0001=FO=K2。SO=39。039。TL=39。039。YO=39。039。NO=39。039。 選通分模塊，調 分 L1=39。139。L2=39。039。L3=39。039。L4=39。039。L5=39。039。 WHEN 0010=FO=39。039。SO=K2。TL=39。039。YO=39。039。NO=39。039。 選通時模塊，調時 L1=39。039。L2=39。139。L3=39。039。L4=39。039。L5=39。039。 WHEN 0011=FO=39。039。SO=39。039。TL=K2。YO=39。039。NO=39。039。 選通日模塊，調日 L1=39。039。L2=39。039。L3=39。139。L4=39。039。L5=39。039。 WHEN 0100=FO=39。039。SO=39。039。TL=39。039。YO=K2。NO=39。039。 選通月模塊，調月 L1=39。039。L2=39。039。L3=39。039。L4=39。139。L5=39。039。 WHEN 0101=FO=39。039。SO=39。039。TL=39。039。YO=39。039。NO=K2。 選通年模塊，調年 L1=39。039。L2=39。039。L3=39。039。L4=39。039。L5=39。139。 WHEN OTHERS=NULL。 END CASE。 由 VHDL 程序代碼生成生成如圖 所示的圖元元件，其中 K1 端口為按鍵信號，來實現系統調試模式與計時模式轉換的； K2 端口也為按鍵信號，主要實現系統的調試功能； M1端口輸入秒的進位信號； FI 端口輸入分的進位信號； SI 端口輸入時的進位信號； TI 端口輸入天的進位信號； YI 端口輸入月的進位信號； FO 端口在正常計時模式下輸出秒的進位信號 MI， 畢業設計（論文）報告紙 23 在調時模式下輸出 K2 調時信號； SO 端口在正常計時模式下輸出秒的進位信號 FI，在調時模式下輸出 K2 調時信號； TL 端口在正常計時模式下輸出秒的進位信號 SI，在調時模式下輸出K2 調 時信號； YO 端口在正常計時模式下輸出秒的進位信號 TI，在調時模式下輸出 K2 調時信號； NO 端口在正常計時模式下輸出秒的進位信號 YI，在調時模式下輸出 K2 調時信號。 圖 校時模塊的圖元元件 該模塊的仿真波形如圖 和 所示 ： 圖 校時模塊仿真圖 畢業設計（論文）報告紙 24 圖 校時模塊仿真圖 如圖 所示，當按鍵 K1 沒按下時，按下 K2 鍵，校時模塊的 FO 只隨著 MO 值的改變而改變，不 K2 按鍵的影響。當 K1 按鍵按下時，校時模塊的 FO 的值隨著 K2 按鍵按下的次數而改變，而不受 MO 值改變的影響， 同時與調分相對應的 LED 燈會被點亮。同理，如圖 所示，當 K1 按鍵按下到第四次時，校時模塊的 YO 只會隨著 K2 按鍵的按下的次數而改變，同時，相應的調月 LED 燈會被點亮。調年也是一樣。 報時模塊 利用計數模塊的輸出作為報時模塊的輸入，當檢測到分和秒的都為 “ 00”時令報時模塊輸出為 1，驅動 LED 燈亮一秒。 IF(CLK’ EVENT AND CLK=’ 1’ AND M1=0000AND M2=0000 AND S1=0000 AND S2=0000 ） THEN 畢業設計（論文）報告紙 25 SPEAKER=39。139。 ELSE SPEAKER=39。039。 END IF。 由 VHDL 程序代碼生成生成如圖 所示的圖元元件，其中 CLK 端口輸入外部時鐘信號； M1 端口輸入秒的低位信號； M2 端口輸入秒的高位信號； S1 端口輸入時的低位信號； S2端口輸入時的高位信號； SPEAKER 端口輸出報時信號。 圖 整點報時模塊的圖元元件 譯碼顯示模塊 本次使用的數碼管為 7 段共陰極數碼管，而且需要各數碼管輪流顯示各自數值，因此需采用數碼管掃描顯示 ，才能使數碼管顯示多功能數字鐘的整體計數功能。而且，一個數碼管只能顯示一個數字，所以，在計數時如用的計數進制大于 10，就必須考慮將該數的高位和地位分開顯示。同時，時、分、秒，日、月、年還要單獨為一組顯示，所以在每個計數模塊后面加一個間隔符“ ”。 數碼管采用掃描方式，從第一個數碼管依次掃描到第八個數碼管。 IF CLK39。EVENT AND CLK=39。139。 THEN 測試時鐘上升沿 IF CNT8=7 THEN CNT8=0 掃描到第八個數碼管時 從第一個從新掃描 ELSE CNT8=CNT8+1。 沒掃描到第 8 個時，繼續掃描 END IF。 畢業設計（論文）報告紙 26 END IF。 PROCESS (CNT8) 數碼管地址掃描 BEGIN case t8 is WHEN 0 = SCAN =00000001。 DATA=DATA1。 第一個數碼管 WHEN 1 = SCAN =00000010。 DATA=DATA2。 第二個數碼管 WHEN 2 = SCAN =00000100。 DATA=DATA3。 第三個數碼管 WHEN 3 = SCAN =00001000。 DATA=DATA4。 第四個數碼管 WHEN 4 = SCAN =00010000。 DATA=DATA5。 第五個數碼管 WHEN 5 = SCAN =00100000。 DATA=DATA6。 第六個數碼管 WHEN 6= SCAN =01000000。 DATA=DATA7。 第七個數碼管 WHEN 7= SCAN =10000000。 DATA=DATA8。 第八個數碼管 WHEN OTHERS = NULL。 END CASE。 給每個數碼管掃描到了就要對計數器里的數據進行譯碼了，將 BCD 碼譯成數碼管對應a~g 七段顯示信號。這就要對數碼管的七個管子進行編號譯碼。 gfedcba WHEN 0000 = SEG=0111111。 顯示 0 WHEN 0001 = SEG=0000110。 顯示 1 WHEN 0010 = SEG=1011011。 顯示 2 WHEN 0011 = SEG=1001111。 顯示 3 WHEN 0100 = SEG=1100110。 顯示 4 WHEN 0101 = SEG=1101101。 顯示 5 WHEN 0110 = SEG=1111101。 顯示 6 WHEN 0111 = SEG=0000111。 顯示 7 WHEN 1000 = SEG=1111111。 顯示 8 WHEN 1001 = SEG=1101111。 顯示 9 WHEN 1011 = SEG=1000000。 顯示 畢業設計（論文）報告紙 27 WHEN OTHERS = NULL。 其他的不顯示 END CASE。 A=SEG(0)。 B=SEG(1)。 C=SEG(2)。 D=SEG(3)。 E=SEG(4)。 F=SEG(5)。 G=SEG(6)。 管子分配 由 VHDL程序代碼生成生成如圖 所示的圖元元件，其中 clk為外部時鐘信號； data1[3..0]～data8[3..0]端口為數碼管的地址輸入口； a～ g 端口為數碼管的各個管子的編號； scan[7..0]端口為數碼管的地址掃描。 圖 譯碼顯示模塊的圖元元件 顯示轉換模塊 顯示模式切換模塊完成顯示年月日和顯示時分秒的相互切換，設置一個按鍵 K3 對其進行控制，通過檢測按鍵的上升沿，對顯示模式進行輪流切換。內 部設置一個寄存器 W，當按下 K3， W 就會加 1，當 W 為 00 時，顯示年月日，模塊內部所進行的操作是把天模塊的值 畢業設計（論文）報告紙 28 DL,DH，分別賦給 Q1， Q2，月模塊的值 ML， MH,分別賦給 Q3， Q4，年模塊的值 YL,YH，分別賦給 Q5， Q6。當 W 為 01 時，顯示秒分，模塊內部所進行的操作是把秒模塊的值 SL,SH分別賦給 Q1， Q2，分模塊的值 FL,FH 分別賦給 Q3， Q4，時模塊的值 SL,SH，分別賦給 Q5，Q6。其他的情況不顯示。 IF K139。EVENT AND K1=39。139。 THEN W=W+1。 IF W=2