正文內(nèi)容

實(shí)驗(yàn)六用中規(guī)模組合邏輯器件設(shè)計(jì)組合邏輯電路-資料下載頁(yè)

2026-01-03 04:00本頁(yè)面

　　

【正文】器。進(jìn)位觸發(fā)器 D 已被清零。在第一個(gè)脈沖到來(lái)之前，全加器各輸入、輸出端的情況為： An＝ A0， Bn＝ B0， Cn1＝ 0， Sn＝ A0+B0+0＝ S0， Cn＝ C0 在第一個(gè)脈沖到來(lái)之后， S0存入累加器和移位寄存器的最高位， C0存入進(jìn)位觸發(fā)器 D 端，且兩個(gè)移位寄存器中的內(nèi)容都向右移動(dòng)一位。全加器各輸出為： Sn＝ A1+B1+ C0＝ S1， Cn＝ C1 在第二個(gè)脈沖到來(lái)之后，兩個(gè)移位寄存器中的內(nèi)容都又向右移動(dòng)一位， S1 存入累加器和移位寄存器的最高位，原先存入的 S0存入次高位， C1存入進(jìn)位觸發(fā)器 D端，全加器各輸出為： Sn＝ A2+B2+ C1＝ S2， Cn＝ C2 。。移位寄存器是具有移位功能的寄存器。移位的方向取決于移位控制端 S 的狀態(tài)。本實(shí)驗(yàn)用的雙向移位寄存器 74LS194邏輯功能如下表 1所示，引腳排列見(jiàn)圖 1。表 1 74LS194 邏輯功能序號(hào) 輸入端輸出功能清零控制信號(hào) 串行時(shí)鐘 CP 并行 Q0 Q1 Q2 Q3 CR S1 S0 SR SL D0 D1 D2 D3 1 0 0 0 0 0 清零 2 1 1(0) Qn0 Qn1 Qn2 Qn3 不變 3 1 1 1 ↑ A B C D A B C D 并行輸入 4 1 0 1 1 ↑ 1 Qn0 Qn1 Qn2 右移 5 1 0 1 0 ↑ 0 Qn0 Qn1 Qn2 6 1 1 0 1 ↑ Qn1 Qn2 Qn3 1 左移 7 1 1 0 0 ↑ Qn1 Qn2 Qn3 0 8 1 0 0 Qn0 Qn1 Qn2 Qn3 保持圖 1 74LS194 引腳排列圖 2 串行累加器結(jié)構(gòu)框圖四、實(shí)驗(yàn)用儀器、儀表數(shù)字電路實(shí)驗(yàn)箱、萬(wàn)用表、 74LS19 74LS00、 74LS20等五、實(shí)驗(yàn)步驟 1. 檢查導(dǎo)線及器件好壞（即加上電源后，按 74LS19 74LS18 74LS74的功能表進(jìn)行檢測(cè)）。 2. 按上圖連接電路。 74LS194（ A、 B ）的 D0、 D D D3 分別接邏輯開(kāi)關(guān)（ A＝ 0011， B＝ 0001， A＋ B＝ 0100）檢查無(wú)誤后接通電源。 3. 送數(shù)：令 74LS194（ A、 B ）的 CR＝ 1， S1＝ S0＝ 1， CP 輸入手動(dòng) 脈沖，用并行送數(shù)方法將四位被加數(shù) 0011 和四位加數(shù) 0001 分別送入寄存器和 B 中。 4. 觸發(fā)器置零：使 74LS74的 DR 先為低電平，再變?yōu)楦唠娖健? 5. 令 CR＝ 1， S1＝ 0， S0＝ 1，連續(xù)輸入 4 個(gè) CP 脈沖，觀察兩個(gè)寄存器輸出狀態(tài)變化并檢查是否正確，如有故障設(shè)法排除。 6. 保持：令 74LS194（ A）的 CR＝ 1， S1＝ S0＝ 0。 7. 送數(shù)：令 74LS194（ B）的 CR＝ 1， S1＝ S0＝ 1， CP 輸入手動(dòng) 脈沖，用并行送數(shù)方法將 0011 送入寄存器 B 中。 8. 觸發(fā)器置零：使 74LS74的 DR 先為低電平，再變?yōu)楦唠娖健? 9. 令 74LS194（ A、 B ）的 CR＝ 1， S1＝ 0， S0＝ 1，連續(xù)輸入 4 個(gè) CP 脈沖，觀察兩個(gè) 寄存器輸出狀態(tài)變化并檢查是否正確，如有故障設(shè)法排除。 10. 結(jié)果無(wú)誤后記錄數(shù)據(jù)后拆線并整理實(shí)驗(yàn)設(shè)備。實(shí)驗(yàn)數(shù)據(jù)如下： A寄存器 B寄存器 CP Q0 Q1 Q2 Q3 Q0 Q1 Q2 Q3 0 0 0 1 1 0 0 0 1 1 0 0 0 1 0 0 0 0 2 0 0 0 0 0 0 0 0 3 1 0 0 0 0 0 0 0 4 0 1 0 0 0 0 0 0 5 0 1 0 0 0 0 1 1 6 1 0 1 0 0 0 0 1 7 1 1 0 1 0 0 0 0 8 1 1 1 0 0 0 0 0 9 0 1 1 1 0 0 0 0 A寄存器 B寄存器 S1 S0 說(shuō)明 CP Q0 Q1 Q2 Q3 Q0 Q1 Q2 Q3 1 0 0 1 1 0 0 0 1 1 1 置數(shù) 2 0 0 0 1 0 0 0 0 0 1 右移 3 0 0 0 0 0 0 0 0 0 1 右移 4 1 0 0 0 0 0 0 0 0 1 右移 5 0 1 0 0 0 0 0 0 0 1 右移 1 0 1 0 0 0 0 1 1 1 1 置數(shù) 2 1 0 1 0 0 0 0 1 0 1 右移 3 1 1 0 1 0 0 0 0 0 1 右移 4 1 1 1 0 0 0 0 0 0 1 右移 5 0 1 1 1 0 0 0 0 0 1 右移實(shí)驗(yàn)證明，實(shí)驗(yàn)數(shù)據(jù)與設(shè)計(jì)值完全一致。設(shè)計(jì)正確。六、設(shè)計(jì)和實(shí)驗(yàn)過(guò)程的收獲與體會(huì)。設(shè)計(jì)過(guò)程的收獲與體會(huì)： ① 設(shè)計(jì)前要確定是用左移還是右移法。因?yàn)檫@關(guān)系到最高位的問(wèn)題。 ② 為避免延時(shí)的問(wèn)題，選用的集成塊均為升沿觸發(fā)或均為降沿觸發(fā) 。 ③ 可用 Electronics Workbench 進(jìn)行仿真。以驗(yàn)證設(shè)計(jì)正確與否。實(shí)驗(yàn)過(guò)程的收獲與體會(huì)： ① CC40194的 CR、 S S0端不能懸空； ② 出現(xiàn)故障時(shí)，首先檢查電源，然后檢查 CP， CR、 S S0 端的電平狀態(tài)。如不相符，則可能存在斷路現(xiàn)象。如相同，可能存在設(shè)計(jì)或接線錯(cuò)誤，或者可能器件已損壞。 ③ 實(shí)驗(yàn)邏輯電路圖最好把集成塊的引腳標(biāo)上，以便接線和檢查。 ④ A+B＋ C≤ 1111，當(dāng)相加的數(shù)多于 4 位時(shí)，可把幾塊移位寄存器用級(jí)連的方法來(lái)擴(kuò)展，否則寄存器無(wú)法寄存完整的和。

點(diǎn)擊復(fù)制文檔內(nèi)容

醫(yī)療健康相關(guān)推薦

門(mén)電路和組合邏輯電路-資料下載頁(yè)

【總結(jié)】下一頁(yè)返回上一頁(yè)退出章目錄2/139第20章門(mén)電路和組合邏輯電路數(shù)制和脈沖信號(hào)基本門(mén)電路及其組合邏輯代數(shù)CMOS門(mén)電路TTL門(mén)電路組合邏輯電路的分析和設(shè)計(jì)加法器編碼器譯碼器和數(shù)字顯示數(shù)據(jù)分配器和數(shù)據(jù)選擇器應(yīng)用舉

2026-01-09 20:36

29-組合邏輯電路-資料下載頁(yè)

【總結(jié)】組合邏輯電路目錄概念加法器及其制作地址譯碼器譯碼器實(shí)驗(yàn)結(jié)構(gòu)模型組合邏輯電路一個(gè)邏輯電路，它在任一時(shí)刻的輸出狀態(tài)只與當(dāng)時(shí)的輸入狀態(tài)有關(guān)，而與電路之前的狀態(tài)無(wú)關(guān)。InputXOutputZ組合電

2026-07-16 14:51

組合邏輯電路ppt課件-資料下載頁(yè)

【總結(jié)】數(shù)字電子技術(shù)基礎(chǔ)第一節(jié)組合邏輯電路的分析和設(shè)計(jì)方法若數(shù)字電路的任一時(shí)刻的穩(wěn)態(tài)輸出都只取決于該時(shí)刻的輸入信號(hào)的組合，而與輸入信號(hào)作用前的電路原來(lái)的狀態(tài)無(wú)關(guān)，則該數(shù)字電路稱(chēng)為組合邏輯電路。一、組合邏輯電路的分析方法所謂組合邏輯電路的分析，就是對(duì)給定的組合邏輯電路進(jìn)行邏輯分析以確定其功能。

2026-04-24 03:37

可編程邏輯器件—組合邏輯電路新試驗(yàn)箱-資料下載頁(yè)

【總結(jié)】可編程邏輯器件—組合邏輯電路實(shí)驗(yàn)?zāi)康模?）熟悉QuartusII軟件中使用文本輸入法進(jìn)行電路設(shè)計(jì)和仿真（2）了解組合邏輯電路的設(shè)計(jì)方法，學(xué)會(huì)使用VHDL語(yǔ)言進(jìn)行簡(jiǎn)單的邏輯電路設(shè)計(jì)預(yù)習(xí)要求（1）熟悉中規(guī)模集成芯片74138的引腳排列和邏輯功能（2）熟悉可編程邏輯設(shè)計(jì)的基本方法74LS138邏輯

2026-05-03 17:46

實(shí)驗(yàn)12：組合邏輯電路-一位全加器-資料下載頁(yè)

【總結(jié)】實(shí)驗(yàn)12【實(shí)驗(yàn)名稱(chēng)】組合邏輯電路【目的與要求】1.學(xué)會(huì)組合邏輯電路的功能測(cè)試2.驗(yàn)證一位全加器的邏輯功能3.學(xué)會(huì)二進(jìn)制數(shù)的運(yùn)算規(guī)律【實(shí)驗(yàn)儀器】1、TPE-D3數(shù)字電路實(shí)驗(yàn)箱2、萬(wàn)用表【實(shí)驗(yàn)內(nèi)容】1.測(cè)試74LS00、74LS86的邏輯功能2.用異或門(mén)和與非門(mén)實(shí)現(xiàn)一位的全加器【實(shí)驗(yàn)預(yù)習(xí)】1.復(fù)習(xí)組合邏輯電路的設(shè)計(jì)方法2

2026-08-08 10:58

教案——組合邏輯電路的分析與設(shè)計(jì)-資料下載頁(yè)

【總結(jié)】教案首頁(yè)授課類(lèi)型理論課授課時(shí)數(shù)2學(xué)時(shí)授課周數(shù)第7周授課日期10月23日授課班級(jí)14液電裝配班課題組合邏輯電路的分析和設(shè)計(jì)教學(xué)目標(biāo)知識(shí)目標(biāo)：；；。能力目標(biāo)：，使學(xué)生找到用電路解決實(shí)際問(wèn)題的設(shè)計(jì)方法；，將抽象知識(shí)變得生動(dòng)直觀。情感目標(biāo)：，任務(wù)驅(qū)動(dòng)法，培養(yǎng)學(xué)生團(tuán)隊(duì)合作精神。教學(xué)重點(diǎn)1.對(duì)復(fù)雜邏輯電路的

2026-04-08 01:39

組合邏輯電路一ppt課件-資料下載頁(yè)

【總結(jié)】1§4組合邏輯電路1、組合電路概述2、加法器3、比較器4、編碼器2?組合電路特點(diǎn)組合電路是指電路任何時(shí)刻的穩(wěn)態(tài)輸出僅僅取決于該時(shí)刻各個(gè)輸入變量的取值，而與這一時(shí)刻輸入信號(hào)作用前電路原來(lái)的狀態(tài)無(wú)關(guān)的電路。組合電路在邏輯功能上的共同特點(diǎn)是不具有記憶功能。?組合電路描述組合電路概述

2026-01-06 07:09

第2章組合邏輯電路-資料下載頁(yè)

【總結(jié)】數(shù)字電子技術(shù)（基礎(chǔ)）學(xué)習(xí)要點(diǎn)：?運(yùn)用組合電路的分析方法對(duì)具體電路進(jìn)行分析；?運(yùn)用組合電路的設(shè)計(jì)方法設(shè)計(jì)出所需的電路；?組合邏輯電路中的競(jìng)爭(zhēng)—冒險(xiǎn)現(xiàn)象、產(chǎn)生的原因、判斷方法及消除方法。第二章組合邏輯電路２.2組合邏輯電路的分析與設(shè)計(jì)方法組合邏輯電路的分析方法組合邏輯電路的設(shè)計(jì)方法

2025-09-26 00:40

chap3-組合邏輯電路-資料下載頁(yè)

【總結(jié)】（3-1）電子技術(shù)第三章組合邏輯電路數(shù)字電路部分（3-2）第三章組合邏輯電路§概述§組合邏輯電路分析基礎(chǔ)§組合邏輯電路設(shè)計(jì)基礎(chǔ)§幾種常用的組合邏輯組件§利用中規(guī)模組件設(shè)計(jì)組合電路

2025-10-07 15:55

msi組合邏輯電路的分析-資料下載頁(yè)

【總結(jié)】LOGO1本章小結(jié)MSI組合邏輯電路的分析結(jié)束放映分析步驟分析舉例LOGO2復(fù)習(xí)十六選一的數(shù)據(jù)選擇器應(yīng)有怎樣的輸入、輸出、選擇、控制端？如何用兩片八選一數(shù)據(jù)選擇器構(gòu)成十六選一數(shù)據(jù)選擇器？如何利用八選一數(shù)據(jù)選擇器實(shí)現(xiàn)三變量組合邏輯函數(shù)？LOGO3

2026-05-02 22:59

數(shù)字電子基礎(chǔ)組合邏輯電路-資料下載頁(yè)

【總結(jié)】本章內(nèi)容組合邏輯電路的分析與設(shè)計(jì)常用中規(guī)模集成電路南京大學(xué)金陵學(xué)院—肇瑩組合邏輯電路組合邏輯電路輸入邏輯變量輸出邏輯變量Output=Function(Input)組合邏輯電路的分析BDCDBDCDYACDBCDCBDACDBCDCBDYDBADCDBADCY????

2025-12-19 21:04

組合邏輯電路ppt課件(2)-資料下載頁(yè)

【總結(jié)】第3章機(jī)械工業(yè)出版社同名教材配套電子教案數(shù)字電子技術(shù)基礎(chǔ)組合邏輯電路的基本概念組合邏輯電路概述若任一時(shí)刻數(shù)字電路的穩(wěn)態(tài)輸出只取決于該時(shí)刻輸入信號(hào)的組合，而與這些輸入信號(hào)作用前電路原來(lái)的狀態(tài)無(wú)關(guān)，則該數(shù)字電路稱(chēng)為組合邏輯電路。第3章組合邏輯電路組合邏輯電路的分析方法分析步

2026-04-24 03:37

數(shù)電第5章組合邏輯電路與常用組合器件分析與設(shè)計(jì)復(fù)習(xí)試題-資料下載頁(yè)

【總結(jié)】......1．設(shè)計(jì)一個(gè)兩位二進(jìn)制數(shù)平方器，并畫(huà)出邏輯圖。輸入變量AB表示一個(gè)兩位二進(jìn)制數(shù)，輸出WXYZ為四位二進(jìn)制數(shù)，輸入端只提供原變量。ABWXYZ0000000100011

2026-04-08 01:22

實(shí)驗(yàn)3組合邏輯電路的設(shè)計(jì)與測(cè)試-資料下載頁(yè)

【總結(jié)】進(jìn)入實(shí)驗(yàn)室的幾點(diǎn)要求和希望1、要像上理論課一樣，積極準(zhǔn)備，認(rèn)真實(shí)驗(yàn)；2、要像到自己家里一樣，保持實(shí)驗(yàn)環(huán)境整潔；3、要像愛(ài)護(hù)自己一樣，愛(ài)護(hù)我們的實(shí)驗(yàn)設(shè)備。實(shí)驗(yàn)前的準(zhǔn)備工作1、檢查實(shí)驗(yàn)臺(tái)和相關(guān)設(shè)備是否供電正常；2、檢查實(shí)驗(yàn)所用到的電線是否完好無(wú)損；3、切記斷電接線，通電實(shí)驗(yàn)，斷電拆線；4、完成后要關(guān)設(shè)備電源，整理實(shí)驗(yàn)臺(tái)。

2026-07-16 05:28