電子信息工程技術專業課程教學大綱-資料下載頁

　　

【正文】 K 三種）觸發器的工作原理、邏輯符號和邏輯功能的表示方法。 理解：邊沿 JK 觸發器、維持阻塞 D 觸發器（邊沿 D 觸發器）、 T 觸發器和 T’觸 發器的邏輯功能、特性方程、工作及異步置 0 和異步置 1 的優先概念。 21 了解： RS 觸發器的電路結構及不同功能觸發器之間的相互轉換。 五、 脈沖信號的產生和整形電路（ 5 學時） 教學內容 （ 1）概述 （ 2）施密特觸發器 （ 3）多諧振蕩器 （ 4）單穩態觸發器 （ 5） 555 定時器及其應用 重點、難點 重點： 555 定時器構成施密特觸發器、單穩態觸發器和多諧振蕩器的方法及 外接 RC 定時電路阻容元件參數的計算。 難點： RC 定時電路中電容 C 的充電和放電過程及定時過程。 教學基本要求 掌握： 555 定時器的工作原理及其組 成施密特觸發器、單穩態觸發器和多諧振蕩器的工作原理。 理解：集成單穩態觸發器的邏輯功能和門電路組成的多諧振蕩器的工作原理。 了解：門電路組成的施密特觸發器和單穩態觸發器的電路結構。 六、 組合邏輯電路（ 10 學時） 教學內容 （ 1）概述 （ 2）組合邏輯電路的分析方法和設計方法 （ 3）編碼器 （ 4）譯碼器 （ 5）數椐選擇器和分配器 （ 6）加法器和數值比較器 （ 7）組合邏輯電路中的競爭冒險 重點、難點 重點：小規模集成電路組成的組合邏輯電路的分析方法和設計方法；中規模集成組合邏輯電路的邏輯功能與應用。 難點：組合邏輯電路分析中的功能判斷；組合邏輯電路中的競爭與冒險現象。 教學基本要求 掌握：組合電路的基本分析方法和設計方法；常用中規模集成組合邏輯電路的功能和使用方法。 理解：常用中規模集成組合邏輯電路的工作原理；真值表在組合邏輯電路分析和設計中的重要作用。 了解：組合邏輯電路中的競爭和冒險現象。 七、時序邏輯電路（ 10 學時） 教學內容 （ 1）概述 （ 2）時序邏輯電路的分析方法 （ 3）計數器 （ 4）寄存器和移位寄存器 （ 5）同步時序邏輯電路的設計 重點、難點 22 重點：同步時序邏輯電路的分析方 法；利用集成計數器的置零和置數功能構成 N 任意進制計數器； 難點：同步時序邏輯電路的設計方法；具有輸入控制變量的同步時序邏輯電路的分析；異步時序邏輯電路的分析。 教學基本要求 掌握：時序邏輯電路的分析方法，特別是同步時序邏輯電路的分析；常用中規模集成時序邏輯電路的邏輯功能和使用方法。 理解：常用時序邏輯電路的工作原理；同步時序邏輯電路的設計方法。 了解：順序脈沖發生電路。 *八、數模和模數轉換器（ *4 學時） 教學內容 （ 1）概述 （ 2） D/A 轉換器 （ 3） A/D 轉換器 重點、難點 重點： D/A 和 A/D 轉換器基本概念。 難點：雙積分型的 A/D 轉換器的工作原理。 教學基本要求 掌握： D/A 和 A/D 轉換器的基本工作原理 . 理解：權電阻及倒 T 形電阻網絡 D/A 轉換器的工作原理；并聯比較型和雙積分型 A/D 轉換器的工作原理。 了解 : D/A 和 A/D 轉換器的主要技術指標。 九、半導體存儲器（ 2 學時） 教學內容 （ 1）概述 （ 2）只讀存儲器（ ROM） （ 3） *隨機存取存儲器（ RAM） 重點、難點 重點 : ROM 特點和擴展應用； PROM 的原理和應用。 難點 : *RAM 電路的結構和特點； *多片 RAM 的字和位 同時擴展。 教學基本要求 掌握： ROM 和 RAM 的工作原理；用 PROM 實現組合邏輯函數。 理解：固定 ROM、 PROM 和 EPROM 的電路結構、工作原理及特點； *RAM 電路的結構及位擴展和字擴展。 了解 :*RAM 存儲單元的工作原理； ROM 和 RAM 集成芯片的功能。 *第 10 章 可編程邏輯器件及其應用（ *4 學時） 教學內容 （ 1）概述（ PLD） （ 2）可編程陣列邏輯 (PAL) (3) 通用陣列邏輯 (GAL) (4) *在系統可編程邏輯器件 (ISPPLD) 重點、難點 重點： GAL 器件的基本結構及 特點； ispPLD 器件的基本結構、特點以及信號大致流程；*ispEXPERT 開發軟件的應用。 23 難點：建立設計原理圖源文件；源文件的編譯、糾錯、器件適配與仿真。 教學基本要求 掌握：復雜可編程邏輯器件（ CPLD）的電路結構及信號流向；通用陣列邏輯 (GAL)的電路結構。 理解： CPLD 的開發流程和開發軟件 ispEXPERT；原理圖輸入法建立設計源文件的方法。 了解 : *開發軟件兩種建立設計源文件的方法。 三、建議學時分配表 章次 教學內容 學時分配 理論教學 實驗 上機 討論 合計 一 緒論 1 / / / 1 二 邏輯代數基礎 5 / / 1 6 三 邏輯門電路 6 2 / 8 四 集成觸發器 10 2 / / 12 五 脈沖信號的產生和整形 5 / / / 5 六 組合邏輯電路 9 4 / 1 14 七 時序邏輯電路 10 4 / / 14 八 *數模和模數轉換器 *4 / / / *4 九 半導體存儲器 2 2 / / 4 十 *可編程邏輯器件及其應用 *4 / / / *4 總 計 48 14 / 2 64 四、實驗內容與安排 章節 實驗項目名稱 內容 提要 實驗學時 備注 第三章 實驗 1 門電路 常用門電路邏輯功能的測試 2 必做 第四章 實驗 2 觸發器 常用觸發器邏輯功能的測試 2 必做 第六章 實驗 3 全加器 用門電路設計實現半加器和全加器，并驗證邏輯功能 2 必做 第六章 實驗 4 數據選擇器 數據選擇器邏輯功能的測試及應用 2 必做 第七章 實驗 5 計數器 計數器的組成及邏輯功能的測試 2 必做 綜合 實驗 6 綜合設計題 計數與譯碼顯示電路的設計 4 必做 五、教材、教學參考書 建議使用教材：（取其一） 1.《數字電子技術》（第 2 版）楊 志忠主編 高等教育出版社 2020 年 12 月出版。 2．《數字電子技術》（第二版）周良權、方向喬主編 高等教育出版社 2020 年 12 月出版。 建議參考書： 1.《電子技術基礎學習指導》高寧編 山東科技技術出版社 2020 年 3 月出版。 2.《數字電子技術常見題型解析及模擬題》（第 2 版）王公望編 西北工業大學出版社 2020 24 年 10 月出版。 3．《數字電子技術基礎簡明教程》（第二版）清華大學電子學教研室編 余孟嘗主編 高等教育出版社 1999 年 10 月出版。 六、考核方式與成績評定 考核方式：筆試（閉卷）。 各教學環節占 總分的比例：實驗、作業及平時測驗： 25%，期中考試： 15%， 期末考試： 60% 七、說明 ： ，熟練掌握和掌握的部分的內容。 ，用“ *”號標出，供選用。 ，講授方式一般可由教師自行安排。 一般地說講課是主要的教學環節。但大綱中的少量內容也可由任課教師自行安排，通過實驗、習題或課外自學讓學生掌握。 ： 習題課的目的是幫助學生消化和掌握本課程的重點內容，加深對基本概念的理解，培養學生運用理論分 析和解決實際問題的思考方法及能力。習題課的形式可靈活多樣，應配合基本內容演示典型例題，分析典型錯誤，說明解題的方法和技巧，應富有啟發性，并解答學生提出的和作業中出現的一些普遍性的問題，還可以進行課堂討論，課堂練習等，習題課上應充分調動學生的學習主動性。 平時作業是學習本課程的必要環節，為幫助和促進學生的自學，啟發學生深入思考，鞏固所學的內容，訓練學生的計算技能，要求學生及時地完成教師所指定的平時作業，培養自己檢驗和判斷結果是否正確的能力。平時作業完成情況及學習態度將作為平時成績，按一定的百分比計入學期成績中 。 6．實驗課的目的與要求： 數字電子技術實驗教學的目的是通過實驗鞏固所學的理論知識，訓練學生實驗技能，培養學生實際工作能力，使其養成良好的實驗習慣和作風。要求學生學會正確使用常用電子儀器儀表和實驗設備；能合理地選擇和正確使用各種常用標準集成電路；掌握基本的電子測量技術和試驗方法；能正確處理和分析實驗結果；初步掌握電子電路的故障分析與處理。 執筆：廖東進 審閱：李培江 審定：余建軍 25 《 VHDL 硬件描述語言》教學大綱 英文名稱： Very High Speed Hardware Description Language 課程編號： 12315060 適用專業： 電子信息工程技術 專業 總學時數： 56 學 分： 3 一、本課程性質、目的和任務 硬件描述語言 VHDL 是 EDA 技術的重要組成部分， VHDL 語言是一個標準化的規范建模語言，它是電子信息工程技術的一門專業基礎課程， VHDL 具有與硬件電路和設計平臺無關的特性，具有很強的電路行為描述、系統描述和建模能力，所有主流 EDA 工具都支持 VHDL 語言。 EDA 技術目前在國內還處于低級應用階段，掌握 EDA 這一有著廣闊應用前景的新技術的應用，增強自身 的綜合素質，提高競爭能力，是十分迫切的，有著非常重要的意義。 通過開設《 VHDL 硬件描述語言》這門課程，使學生了解最新的 EDA 技術，能夠較為熟練地應用 EDA 工具進行電路設計和仿真驗證，使學生具有一定的分析和設計中小數字系統的能力。 二、課程教學內容及要求 第一章 緒論 （ 1） EDA 技術及其發展； （ 2） EDA 技術的應用對象； （ 3）硬件描述語言； （ 4） EDA 技術的優勢； （ 5）面向 FPGA 的 EDA 開發流程； （ 6）專用集成電路設計流程； （ 7）面向 FPGA 的 EDA 開發工具； （ 8） Quartus II 概述； （ 9） IP 核； （ 10） EDA 技術的發展趨勢。 、難點 重點： VHDL 設計方法 難點：專用集成電路設計流程 通過學習了解 EDA 技術和 VHDL 語言的任務、作用和發展史，明白本課程的學習方法。 第二章 PLD 硬件特性與編程技術 （ 1）概論； （ 2）簡單 PLD 原理（ EPROM、 PAL、 PLA、 GAL）； （ 3） CPLD 的結構與工作原理； （ 4） FPGA 的結構與工作原理； （ 5）硬件測試技術； （ 6） FPGA/CPLD 產品概述； （ 7）編程與配置。 26 、難點 重點： FPGA 的結構與工作原理； 難點： FPGA 的結構與工作原理； 通過本章學習，了解 CPLD 和 FPGA 兩種器件的基本結構和工作原理，熟悉 FPGA 和 CPLD 的開發應用選擇。 第三章 VHDL 入門 （ 1）簡單組合電路的 VHDL 描述（多路選擇器及其 VHDL 描述語句結構和語法）； （ 2）簡單時序電路的 VHDL 描述（ D 觸發器，異步時序電路的 VHDL 描述語句結構和語法）； （ 3）含有層次結構的 VHDL 描述（半加器、全加器的 描述及例子語句）； （ 4）計數器設計（整數加法計數器的設計）； （ 5）一般加法計數器的設計； （ 6） VHDL 語句結構與語法小結。 、難點 重點：含有層次結構的 VHDL 描述； 難點：計數器設計； 通過本章學習，掌握 VHDL 語言結構和語法，掌握簡單數字電路的一般設計方法。 第四章 QuartusII 的 HDL 輸入設計 （ 1）概述； （ 2） VHDL 程序的基本 (模型 )結構（設計舉例、 USE 定義、實體、結構體）； （ 3） VHDL 語言要素（標識符、數據對象、數據類 型、 VHDL 語言的運算操作符）； （ 4） VHDL 最基本的描述語句（進程語句、順序描述語句、并行 (并發 )同時語句）； （ 5） VHDL 的其他描述語句（屬性描述與定義語句、塊語句、元件語句、 GENERATE 語句、斷言語句）； （ 6）基本邏輯電路設計實例（組合邏輯設計、時序電路設計、狀態機的設計）。 、難點 重點： VHDL 最基本的描述語句； 難點：并行 (并發 )同時語句理解； 掌握硬件描述語言 VHDL 及其設計方法。 第五章 VHDL 深入 （ 1）數據對象及其示例說 明（常數、變量、信號的賦值）； （ 2）雙向和三態電路信號的賦值（三態門、雙向端口、三態總線）； （ 3） IF 語句； （ 4）進程語句歸納（格式、組成及其