計算機組成原理總結小抄-資料下載頁

【導讀】程序的運行邏輯有直接的影響。制信息）用二進制表示。令由操作碼和地址碼組成.順序存放,由PC指明要執行的指令所在的單元地址,總線按功能劃分可分為CPU內部總線、局部總線、系統總線、外總線，按時序可分為同步總線和異步總線，以CPU為中心的雙總線結構：優點：總線上的負載不重，速度較高，缺點：增加了CPU的開銷，降低了CPU. 對總線的速率要求高了，負擔重，而且控制管理也更復雜了。無關，僅與兩個參加操作的數有關。由于每位的操作數是同時給出的，各進位信號幾乎可以同時產生，和。送到各小組的加法器上。格雷碼的編碼方案有多種，表3．3給出兩組常用的編碼值。機器數有三種表示方式：原碼、補碼和反碼。機器數的長度受字長限制。步,則不移位,僅修正。

　　

【正文】 周期，當機器處于某一周期時，相應的觸發器處于 1 的狀態，而其余 3 個觸發器則處于“ 0”的狀態 作業 第六章作業老師拷過，直接看就行了，其中第四 題是這次期中考試考過的 第七章 衡量存儲器的 有三個指標， 容量、速度和價格 /位 存儲系統的層次結構 （有上至下）： cache、內存 （主存） 、外存 （輔存），其中 cache 容量最小，輔存容量最大， cache 存儲器介于 CPU 和主存之間，有 SRAM 組成，它的工作速度數倍于主存，全部功能有硬件實現，并對程序員是透明的 15 (1)“Cache主存 ”存儲層次 設置高速緩沖存儲器 *目標：解決主存的速度不夠問題。 *效果： Cache 的速度，主存的容量。 (2)“主存 輔存 ”存儲層次 構成虛擬存儲器 *目標：解決主存的容量不夠問題。 *效果：主存的速度，輔存的容量。 層次之間應滿足的原則 ： 一致性原則： 處在不同層次存儲器中的同一個信息應保持相同的值 ,是保證正確地使用數據的最基本的要求之一 . 包含性原則： 存儲在內層（靠近 CPU）的信息一定被包含在其外層的存儲介質中，反之則不成立。即內層存儲器中的全部信息，都是其相鄰外層存儲器中一小部分信息的復制品 。 Cache 操作總結： Cache 以塊為單位進行操作 當 CPU 發出訪內操作請求后，首先由 Cache 控制器判斷當前請求的字是否在 Cache 中，若在，叫命中，否則，不命中。 若命中： 若是“讀”請求，則直接對 Cache 讀，與主存無關。 若是“寫”請求： 單元與主存單元同時寫（ Write through 寫） 只更新 Cache 單元并加標記，移出時修改主存（寫回 Copy back） 只寫入主存，并在 Cache 中加標記，下次從 MM 讀出，保證正確。 未命中時： 若是“讀”請求，則從主存讀出所需字送 CPU，且把含該字的一塊送 Cache，稱“裝入通過”，若 Cache已滿，置換算法； 若 是“寫”請求，直接寫入主存。 基本地址映像方式 :直接映像、全相聯映像和組相聯映像 . 直接映像： 全相聯映像方式是最靈活但成本最高的一種方式 全相聯映像 16 )1001 9 0 0/(1 9 0 0)/( ????? mCC NNNH 組相聯映像 ： . 主存一輔存層次的信息傳送單位可采用幾種不同的方案：段、頁或段頁。 段頁式虛擬存儲器地址變換： 相聯存儲器不按地址訪問存儲器，而按所存數據字的全部內 容或部分內容進行查找 (或檢索 )。 存儲保護主要包括兩個方面： 存儲區域保護 和 訪問方式 的保護 （ 讀 (R)、寫 (W)和執行 (E)） 。 例題： 1. CPU 執行一段程序時， cache 完成存取的次數為 1 900 次，主存完成存取的次數為 100 次，已知 cache存取周期為 50ns，主存存取周期為 250ns，求 cache／主存系統的效率和平均訪問時間。 解： （ 1） 命中率 （ 2）平均訪問時間： （ 3）訪問效率 nsnsnsTHTHT mca 60250)()1( ???????????%%10060/50/ ???? nsnsTTe ac 17 2．有一個 cache 的容量為 2K 字，每塊為 16 字，問： (1)該 cache 可容納多少個塊 ? (2)如果主存的容量是 256K 字，則有多少個塊 ? (3)主存的地址有多少位 ? cache 的地址有多少位 ? (4)在直接映射方式下，主存中的第 i 塊映射到 cache 中哪一個塊 ? 解： (1)cache 的容量為 2K 字，每塊為 16 字，則 cache 中有 2048／ 16=128 塊 (2)如果主存的容量是 256K 字，則有 256*1 024／ 16=16384 個塊。 (3)因為主存的容量是 256K=218字，所以主存的地址有 18位。 cache 的容量為 2K字，所以 cache 的地址有 11 位。 (4)在直接映射方式下，主存 中的第 i 塊映射到 cache 中第 I mod 128 個塊中。 第十章 按照數據傳送的控制方式可 分成程序控制輸入輸出接口，程序中斷輸入輸出接口和直接存儲器存取 (DMA)接口等。 中斷與 DAM 的比較： 相同點： 能響應隨機請求；可并行操作 。 不同點： 中斷：用程序實現中、低速 I/O 傳送；能處理復雜事態；一條指令結束時響應請求。 DMA：用硬件實現高速、簡單 I/O 傳送；一個總線周期結束時響應請求。 中斷處理過程： 18 硬件設置： 設備控制器（ I/O 接 口）的基本功能： (1)實現主機和外圍設備之間的數據傳送控制。 (2)實現數據緩沖，以達到主機同外圍設備之間的速度匹配。 (3)接受主機的命令，提供設備接口的狀態，并按照主機的命令控制設備。 命令寄存器和狀態寄存器 . I/O 設備數據傳送控制方式： (DMA)方式 ／ O 通道控制 (I／ O channel control)方式5．外圍處理機方式 中斷源 ： 引起中斷的事件，即發出中斷請求的來源，稱為中斷源 中斷優先級 ： 來自某些設備的數據只在一個短的時間內 有效，為了保證數據高效性，優先權高；數據有效期較長的設備或具有數據自動恢復能力的設備，優先權底 “中斷允許”觸發器 ：置 1 即允許中斷響應（開中斷）；置 0 即不允許中斷響應（關中斷） DMA 概念： DMA 是 I／ O 設備與主存儲器之間由硬件組成的直接數據通路，用于高速 I／ O 設備與主存之間的成組數據傳送。 （ 直接依靠硬件實現主存與 I/O 間的數據傳送，傳送期間不需 CPU 程序干預。 ） DMA 三種工作方式 ： l. CPU 暫停方式。 2． CPU 周期竊取方式 3．直接訪問存儲器工作方式 （這是標準的 DMA 工作方式） DMA 控制器 組成： 設備寄存器、中斷控制邏輯、 DMA 控制邏輯、 DMA 接口連接線 DMA 數據傳輸過程 ： 19 DMA 與通道的重要區別是： DMA 完全借助于硬件完成數據傳送，而通道則是通過一組通道命令與硬件一起完成數據傳送。 通道分為三類： 字節多路通道 、 選擇通道 和 數組多路通道 。 通道功能： (1)根據 CPU 要求選擇某一指定外設與系統相連，向該外設發出操作命令，并進行初始化。 (2)指出外設讀／寫信息的位置以及與外設交換信息的主存緩沖區地址。 (3)控制外設與主存之間的數據交換，并 完成數據字的分拆與裝配。 (4)指定數據傳送結束時的操作內容，并檢查外設的狀態 (良好或有故障 )。 單處理器系統的總線 ，大致分為三類： 內部總線、系統總線、 I/O 總線 信息 在總線上的傳送方式可分為 同步通信 和 異步通信 兩種方式，都屬于串行通信 實驗部分只能自己看了，我也沒做實驗，自己努力吧！！ i i 紅色代表的是老師說是重點的而我也記得的，有五角星的是咱們期中考試的題，而有三角的是上屆期中考試有的題