基于fpga的verilog的電子密碼鎖設計-資料下載頁

　　

【正文】 =0。 end end //記錄密碼 always@(posedge clk1 or negedge resetb) begin if(!resetb) begin password=0。 end else if(!zero||!one||!two||!three||!four) begin case(sub_state) first: password[15:12]=key。 second: password[11:8]=key。 third: password[7:4]=key。 fourth: password[3:0]=key。 default: password=password。 endcase end else begin password=password。 endend //記錄錯誤次數 always@(posedge clk1 or negedge resetb) begin if(!resetb) begin try_count=0。 end else if(error==1) begin try_count=try_count+1。 end else if(main_state==pass||main_state==alarm) begin try_count=0。 endend //reg key_pressed_flag。 // 鍵盤按下標志 always@(posedge clk1 or negedge resetb) begin if(!resetb) begin key_pressed_flag=0。 key=439。b0000。 end else if(!zeroamp。amp。change) begin key_pressed_flag=1。key=439。b0000。 end else if(!oneamp。amp。change) begin key_pressed_flag=1。key=439。b0001。 end else if(!twoamp。amp。change) begin key_pressed_flag=1。key=439。b0010。 end else if(!threeamp。amp。change) begin key_pressed_flag=1。key=439。b0011。 end else if(!fouramp。amp。change) begin key_pressed_flag=1。key=439。b0100。 end else if(!zeroamp。amp。!change) begin key_pressed_flag=1。key=439。b0101。 end else if(!oneamp。amp。!change) begin key_pressed_flag=1。key=439。b0110。 end else if(!twoamp。amp。!change) begin key_pressed_flag=1。key=439。b0111。 end else if(!threeamp。amp。!change) begin key_pressed_flag=1。key=439。b1000。 end else if(!fouramp。amp。!change) begin key_pressed_flag=1。key=439。b1001。 end else if(!yes) begin key_pressed_flag=0。key=439。b1010。 end end //diaplay always @(posedge clk0) begin CNT_R0 = CNT_R0 + 139。b1。 if(CNT_R0 4096) begin clk0_div = 1。 end else begin clk0_div = 0。 end end always @(posedge clk0_div) begin if(digyi==339。d011) begin digyi=0。 end else begin digyi=digyi+1。 end end //////////////yima////////////// always @(digyi) //begin case(digyi) 339。b000: dig=439。b0001。 339。b001: dig=439。b0010。 339。b010: dig=439。b0100。 339。b011: dig=439。b1000。 endcase end ///////////////xuanshu//////////////////// always @(digyi) begin case(digyi) 339。b000: seg0=password[15:12]。 339。b001: seg0=password[11:8]。 339。b010: seg0=password[7:4]。 339。b011: seg0=password[3:0]。 endcase end ////////////seg yima/////////////////////// always @(seg0) begin case(seg0) 439。h0 : seg = 839。hc0。 //顯示0439。h1 : seg = 839。hf9。 //顯示1439。h2 : seg = 839。ha4。 //顯示2439。h3 : seg = 839。hb0。 //顯示3439。h4 : seg = 839。h99。 //顯示4439。h5 : seg = 839。h92。 //顯示5439。h6 : seg = 839。h82。 //顯示6439。h7 : seg = 839。hf8。 //顯示7439。h8 : seg = 839。h80。 //顯示8439。h9 : seg = 839。h90。 //顯示9439。ha : seg = 839。h88。 //顯示a439。hb : seg = 839。h83。 //顯示b439。hc : seg = 839。hc6。 //顯示c439。hd : seg = 839。ha1。 //顯示d439。he : seg = 839。h86。 //顯示e439。hf : seg = 839。h8e。 //顯示f endcase end endmodule24