基于單片機和fpga的出租車計費系統畢業論文-資料下載頁

　　

【正文】 LJMP KKEYIKLK2:NOP ；THERE IS KEYI JB , NOK1 MOV A, 00H LJMP GOHMNOK1: NOP JB , NOK2 MOV A,01H LJMP GOHMNOK2: NOP JB , NOK3 MOV A, 02H LJMP GOHMNOK3: NOP JB , NOK4 MOV A, 03H LJMP GOHMNOK4: NOP JB , NOK5 MOV A, 04H LJMP GOHMNOK5: NOP JB , NOK6 MOV A, 05H LJMP GOHMNOK6: NOP JB , NOK7 MOV A, 06H LJMP GOHMNOK7: NOP JB , KLK1 MOV A, 07HGOHM: PUSH ACCKLK3: LCALL DELAY LCALL KKS1 JNZ KLK3 LCALL DELAY LCALL KKS1 JNZ KLK3 POP ACC CLR RETKKS1: MOV P1, 0FFH NOP MOV A, P1 CPL A RETDELAY: MOV R1, 09HWWW: MOV R0, 0FFHNMN: DJNZ R0,NMN DJNZ R1, WWW RETDELAY2: MOV INT_R1, 0fFH WWW2: MOV INT_R0, 0FFH NMN2: DJNZ INT_R0, NMN2 DJNZ INT_R1, WWW2 RETDELAY3: MOV INT_R1, 0fFH WWW3: MOV INT_R0, 0FFH WWW4: MOV INT_R2, 006H NMN5: DJNZ INT_R2, NMN5 DJNZ INT_R0, WWW4 DJNZ INT_R1, WWW3 RETT1S: MOV INT_R1, 0FFHTSM3: MOV INT_R0, 0FFHTSM4: DJNZ INT_R0,TSM4 DJNZ INT_R1, TSM3 RETADDMB: MOV R2, 02H MOV R0, 4FH MOV R1, 5FHADDMBB: CLR CADDL: MOV A,@R0 ADDC A,@R1 MOV @R0, A DEC R0 DEC R1 DJNZ R2, ADDL RET END LED數碼管發光二極管（LED）是能將電信號轉換成光信號的結型電路發光器件。如果把發光二極管制成條狀，再按照一定方式連接，組成數字“8”，就構成LED數碼管。使用時按規定使某些筆段上的發光二極管發光，即可組成0～9的一系列數字。 ① LED數碼管的性能特點： 1) 能在低電壓、小電流條件下驅動發光，能與CMOS、TTL電路兼容 2) 發光響應時間極短，高頻特性好，單色性好，亮度高。 3) 體積小，重量輕，抗沖擊性能好。4) 壽命長，使用壽命在10萬小時以上，甚至可達100萬小時，且成本低。 LED數碼管已被廣泛用做數字儀表、數控裝置、計算機的數顯器件.② LED數碼管的結構 LED數碼管分共陽極與共陰極兩種, a ～ g 代表7個筆段的驅動端,亦稱筆段電極,“＋”表示公共陽極,“－”,將8只發光二極管的陽極(正極),當筆段電極接低電平,公共陽極接高電平時,它是將發光二極管的陰極(負極)短接后作為公共陰極,當驅動信號為高電平﹑“－”端接低電平時才能發光.圖 312 LED數碼管LED數碼管的產品中,以發紅光,綠光,依靠少數載流子的注入及隨后的復合輻射發光,其伏安特性與普通二極管相似.在正向導通之前,正向電流近似于零,電流就急劇上升,LED數碼管屬于電流控制型器件,其發光亮度L(單位是CD/M2)與正向電流 有關,用公式表示: L=K ,每段工作電流一般選10mA 左右,既保證亮度適中,又不會損壞器件. 數據顯示電路的設計整個系統硬件電路中，單片機MCU與FPGA進行數據交換占用了P0口、P2口，而P1口用于按鍵控制，因此數據顯示電路的設計采用靜態顯示的方式，顯示電路由8個共陽極七段數碼管和8片1位串入8位并出的74LS164芯片組成。這種顯示方式不僅占用單片機端口少，而且充分利用了單片機的資源，容易掌握其編碼規律，簡化了軟件編程，在實驗過程中，也體現出較高的可靠性。74LS164是一種8位高速串入/并出的移位寄存器,隨著時鐘信號的高低變化，串行數據通過一個2輸入與門同步的送入，使用獨立于時鐘的主控復位端讓寄存器的輸出端變為低電平，并且采用肖特基鉗位電路以達到高速運行的目的。并且還具有以下的特點：①典型的35MHZ移位頻率；②異步主控復位；③門控串行輸入；④同步數據傳輸；⑤采用鉗位二極管限制高速的終端；⑥靜電放電值大于3500V。74LS164帶有清除端。其中：Q0—Q7并行輸出端。A、B串行輸入端。MR清除端，為0時，輸出清零，均為0；為1時，當輸入脈沖的時候，在脈沖的上升沿觸發，Q0=輸入。CP 時鐘輸入端。在本系統中，74LS164的連接方式為：74LS164的輸出Q0～Q7分別接LED數碼管的dp、g、f、e、d、c、b、a，并且Q7連接下一個74LS164的A、B端，時鐘CLK連接單片機的TXD端，第一片芯片的AB端連接單片機的RXD端，74LS164芯片的主控復位端接高電平VCC。在這種狀態下。顯示數碼段 碼顯示數碼段 碼00c0h70f8h10f9h880h20a4h990h30b0hA88h499hP8ch592hF8eh682hd0a1h表34 數碼管的編碼表圖313 顯示電路4系統檢測及分析 系統仿真/硬件驗證 系統的調試方法本系統即含有FPGA自編程硬件設計電路，又含有單片機控制電路的設計，整個系統比較復雜，因此我們采用自底向上的調試方法，也就是先進行各個單元電路的軟件仿真和硬件調試，在各個單元電路調試好后再進行系統聯調，最后進行硬件的編程固化及系統的組裝。 系統的硬件驗證① 單元電路的調試 單片機鍵盤和顯示控制程序的調試：使用超想3000、計算機、超想3000TB 單片機仿真器及POD8X5XP仿真頭等軟件和設備，對單片機鍵盤和顯示控制程序進行調試。② 系統的聯合調試 在各個單元電路調試好后即可進行系統聯調。③ 系統的硬件驗證 系統聯合調試成功后，可將單片機程序通過編程器固化到單片機中，并插入到EDA實驗開發系統中的單片機插座上，輸入相關的信號，并進行有關性能指標的測試，直到滿足系統的設計要求為止。具體硬件驗證說明如下：本模擬系統設置了5個功能按鍵按：設鍵盤從上到下，自右向左依次為1～9鍵，則2是功能切換鍵，3是確定鍵，4是修改鍵，6是出租車啟動模擬鍵，7是空車牌壓下模擬鍵。使用時先按下啟動模擬鍵，相當于出租車啟動，再按空車牌壓下模擬鍵，此時系統開始計費，初始顯示為當前時間，連續按功能切換鍵可依次顯示里程單價、總里程和用車費用。在正常時間顯示狀態下按確定鍵可進入時間校正狀態，此時被修改位閃爍，按修改鍵修改當前時間，不修改則自動跳出。本設計的顯示系統共設置了7個數碼管，其中6個作為常規顯示，另一個是狀態顯示，顯示情形如下： 1） 當狀態顯示為A時，是當前時間顯示，顯示方式為“”； 2） 當狀態顯示為D時，是里程單價顯示，顯示方式為“”，單位為元/㎞； 3） 當狀態顯示為P時，是全程里程顯示，顯示方式為“”，單位為㎞； 4） 當狀態顯示為F時，是用車費用顯示，顯示方式為“”，單位為元； 出租車啟動后，系統自動進入當前時間顯示狀態，當系統進入時間校正功能時，被修改位會閃爍，修改后自動跳到下一位。 本出租車計費器具有用車費用、當前時間、行駛里程、里程單價、等多項顯示功能，系統時間可以校正，顯示的切換由鍵盤完成，車在啟動時有語音提示信號。該系統具有計費正確，功能齊全，顯示直觀，操作方便等優點。 設計技巧分析① 車計費系統，在總體設計方面，結合了單片機和FPGA各自的特長。測控FPGA芯片就是通過采集傳感器脈沖信號WCLK進行里程計算，里程計費，利用外部脈沖信號SCLK產生標準時鐘信號計算等待時間，等待費用，并產生里程標志（LCBZ），等待標志（DDBZ），熄燈標志（XDBZ）等有關控制標志信號，同時根據單片機發出的開始信號（START），時段標志（SDBZ），傳輸數據選擇（SEL）等控制信號將有關計算結果傳送給單片機。單片機MCU除了完成鍵盤掃描，顯示控制外，通過P0口與FPGA進行數據交換，并向測控FPGA芯片發出有關控制信號。② 在測控FPGA芯片的設計中： 1） 采用自頂向下的設計方法將整個系統分為分頻器模塊FPQ，等待判別模塊DDPB，里程計算模塊LCJS，里程計費模塊LCJF，等待計時模塊DDJS，等待計費模塊DDJF，輸出數據選擇模塊SCXZ等7個模塊，使每個模塊的設計功能相對單一，降低了設計難度，也便于程序調試。2） 在數據的計算和處理中，注意了一些數據關系的轉換，換算和放大，數據關系的轉換，換算是為了便于控制程序的設計，而數據的放大則避免了浮點數的運算，數據放大后的還原是通過顯示數據時在對應的數碼管處顯示小數點來處理。3） 系統中很多模塊的程序設計中，均涉及多個控制信號，多個控制信號的作用是通過嵌套的條件語句完成的，這些條件信號的作用時機（是先作用還是后作用）和作用方式（是高，低電平還是上升沿，下降沿）非常有技巧，特別值得揣摩與注意。③ 在CPLD/FPGA和單片機的數據處理中，設置了許多標志信號（包括初始設置和中間運算處理產生），這給數據的處理帶來了非常大的方便，同時當按鍵時分別處理各按鍵的或各工作狀態的標志位，在顯示時可根據標志位進行參數的分別處理。這種方法相當靈活且有技巧，效率也高。④ 在顯示方面，首先采用串行顯示和分屏顯示，簡化了顯示數碼管的數量和驅動電路的設計。其次是通過顯示模式的切換，滿足了系統工作在不同狀態時數碼管的顯示方式不一樣的要求。附錄A: FPGA芯片引腳圖41 FPGA芯片圖42 引腳連接端口附錄B：總體電路圖圖43 引腳連接端口謝辭歷時很長的時間終于將這篇論文寫完，在論文的寫作過程中遇到了無數的困難和障礙，都在同學和老師的幫助下度過了。在校圖書館查找資料的時候，圖書館的老師也給我提供了很多方面的支持與幫助。在此向幫助和指導過我的各位老師表示最中心的感謝！感謝這篇論文所涉及到的各位學者。本文引用了數位學者的研究文獻，如果沒有各位學者的研究成果的幫助和啟發，我將很難完成本篇論文的寫作。感謝我的同學和朋友，在我寫論文的過程中給予我了很多你問素材，還在論文的撰寫和排版燈過程中提供熱情的幫助。由于我的學術水平有限，所寫論文難免有不足之處，懇請各位老師和學友批評和指正！參考文獻：[1] [M].北京:人民郵電出版社,2004. [2，1～22][2] [M].北京:電子工業出版社,2005.[7，54～82][3] [M].北京:清華大學出版社,2005[4] [M].北京:清華大學出版社,2001[5] [M].北京:機械工業出版社,1999[6] [M].上海:上海實用計算機自動控制工程公司,1990[7] David VHDL :Vantage ,1993[8] John and Circuit Analysis Using Press,1999[9] Guide to VHDL Syntax Based on the now IEEE std1076_199339