基于fpga的出租車計費器設計論文-資料下載頁

　　

【正文】 ation was only 51%. have greater room for expansion. Figure 4 hardware design shows The design of the CP TaxiMeter counting pulses from the wheel speed sensor (dry spring).Pulse shaping evacuation counter on the device。 Dynamic scanning pulse given by the external circuit。 rectifier system, filtering, Supply relief after a taxi。 Due to the limited capacity of the driving CPLD. To enhance LED brightness and improve the reliability of the system. LED driver and the driver in the design of spaces on the increase of currentdriven devices and 2SCl015 ULN2803. Experiments show : the parameters of the devices is achieved by prefabricated Automatic Billing (Billing largest amount of yuan) Automatic log ( km to the largest log kilometers) function。 starting to realize that every kilometer. Vehicle fee increases and the length of prefabricated parameters (such as : 3 km charge yuan, yuan / km。 Billing over yuan, an increase of 50% of the fare per km), and adjustable preset parameter range. As a result of the largescale programmable logic device CPLD, a small piece of power, antiinterference capability. system is stable, reliable, convenient upgrade. In addition, in light of the actual needs, the system can easily add the following functions : 162。217。 through the chip program to increase internal clock function (device sufficient internal resources), will provide convenience for drivers and passengers. fees can be adjusted to provide a reference night。 162。218。 CPLD to control the output wire voice chip, sent greetings to the passengers. reminded passengers told the driver to go to the location, reported to be collecting the charges. Related topics:[1]ACEX1KseriesCPLDallocationmethod[2]VerilogHDLinthedevelopmentofFPGA/CPLD[3]DMAblockandCPLDhighspeeddataacquisitioncir[4]ACPLDDesignDataAcquisitionControlBoard[5]CPLDpacketbasedsystemdesignandimplementation[6]BasedontheCPLDDDSDigitalFrequencySynthesize[7]CPLDdesignbasedontheAsynchronousSerialTrans[8]DynamicConfigurationofthesystemCPLD[9]ResetMPC850CPMprotocolswitchinglogicandthe[10]LowvoltageCPLDEPM7512Amixedvoltagesystemdes附錄B外文翻譯（譯文部分）摘要：介紹了出租車計費器系統的組成及工作原理! 簡述了在6 平臺上用單片amp。+, 器件構成該數字系統的設計思想和實現過程 ,計費模塊,譯碼動態掃描模塊等的設計方法與技巧.關鍵詞：出租車計價器 CPLD/fpga 硬件描述語言max+plus數字系統 隨著電子設計自動化技術的快速發展，電子系統的設計技術和工具，經歷了一場深刻的變化，出現了大規模的可編程邏輯器件，極大的方便了設計者。用它來進行產品開發，不僅成本低，時間短，可靠性高，而且完善的知識產權。本文介紹了一種epm7128slc84 15 Altera的可編程邏輯芯片為核心，附加一定的外圍電路組成的出租車計費系統。1 系統組件出租車計價器是基于可編程邏輯器件的，一些主要功能是： （ 1 ）反計數脈沖信號發送由車輪傳感器（每轉一圈產生一個脈沖） 。不同型號其車輪的直徑各不相同，通過一個選擇開關模式作出選擇。實現不同直徑的車輪直徑的調整.（2）B 100脈沖計數器來動態計算出租車行走的公里數。 第2條得預置一定的公里數. （ 3 ）在C變量計數器（價格調整）的累積計數， 500米計費。并設立3個價格上升，以完成后開始預制。 （ 4 ）解碼器/動態掃描距離與成本會后動態數值譯碼數碼掃描管的驅動方式. （ 5 ） LED顯示屏，將4公里和分帳與LED顯示屏（三個整數和一個小數）.2 模塊設計出租車計價器由以下模塊構成，即模式選擇模塊，計量模塊，譯碼和動態掃描模塊，模塊化設計整個系統，準備先用V HDL模塊，然后頂層框圖將各功能模塊聯系起來。機車型號的并不是單一的，所有型號輪胎的直徑是不一樣的。根據該項調查，現有出租車輪胎直徑大約有4種，直徑520毫米， 540毫米。560和器材。使100多種不同型號分別給予出租車行的每一個脈沖，通過提供預制分頻器 ，以完成頻率系數。車輪直徑下的分頻系數計算為61,59,57和55 。 預制數據控制開關安裝有兩種模式。 DIP開關，車輪直徑與國家的關系如表1所示（其中 1 的開關， 0 為低一級）。CLA是分頻器電路，占空比通過datal （ x ）的調整分頻器，并與啟動 / 復位終端（串行復位） 。仿真波形可以看出，從波形圖上，開關設置了 10個的模式，當達到57個脈沖，該模塊oclk前高后低，為此，一個低等級的輸出信號。車輛模塊（以下簡稱的FP ）封裝。計程模塊是一個10個規模的，除了一個計數功能。該模塊可預制參數，它大于實際預制數值計算，每500米一個脈沖的預期效果。譯碼動態掃描數值計算，將被發送到顯示模塊。預制非壓縮十進制參數。因此，設計圖稿要二進制狀態跳轉，從1010跳轉至1111超過六次計數。在VHDL語言的程序中，是可以用IF語句完成的。If km (3 downto 0) = 1001 then km:=km+ 0111 : Else km:=kin+1。 End if。 圖表2Starting mileage (km) DIP switches (three) 000 001 010 011 100 101 110 111 計程模塊帶有開始 / 復位終端。 With select使用相同的參數預制語言。 里程碑的開始和開關的關系。計費模塊是一個規模為10的模塊。變量計數器變量的引入。該模塊交換機預制步，當某些參數產生變化計數器就預制一步。計費模塊將減少使用非BCD，但肯定不會是一步到位。因此，在非壓縮BCD加法器加以調整，否則可能導致過高或超出預設參數過高。計算機用于模仿AF信號，在這里和建立一個半隨機的信號，當累計了9個多或半信號 1 ，進行累積的調整。由107段LED數碼顯示模塊和動態管理譯碼掃描顯示，由兩個部分組成。 107段的解碼數字控制這種設計是用107段共陰極數碼管，根據第107段， 16和229的人數碼表顯示之間的相關性when_else with_select或VHDL語言，可以用來協助它們實現解碼。動態掃描使用人的視覺下榻的原則，如果不低于24hz頻率掃描。會在眼睛中留下閃爍顯示的印象。 24hz掃描脈沖，該系統通過提供相應的外圍電路。動態掃描信號的電路設計，關鍵在于，與EC信號，反映了他收集數據的時間。因此，電路必須提供同步脈沖信號。 8 229柜臺都是用這里提供同步脈沖， VHDL的程序如下：CIkl_label:PROCESS (scp) BEGIN IF scp 39。vent and scp=39。 one 39。THEN count=count+1。 Sound IF。 Clkl_label。 left PROCESS Data revealed by the choice of control counter, VHDL procedures as follows : Temp=counterl when count= 000 else. . . Counter4 when count= 1011 else Milel when count= 100 else. . . Mile4 when count= 111。 EC信號時序仿真如圖3所示。從圖樣和同步模擬可以看出上述程序，并把有關數據顯示，并產生一個選擇性同步信號。動態掃描電路小數點在顯示譯碼電路不能完成。由于位置是固定的小數點，它可能是另一個信號柜同步控制信號DP。 VHDL程序具體內容如下。If (count : 101 or count= 001), then data (0) = 39。one39。 Else data (0) = 39。039。 End if。 集成模塊3 FBI 功能模塊的設計工作已完成，部分二使用圖形編輯器（圖形編輯器）的功能模塊（ 對稱）鏈接。因為有一英里模塊毛刺，它是沒有直接聯系的并在其后的。門的輸出脈沖信號延遲電路，與原始信號相比這個方法更能夠可以消除毛刺。系統高層示意圖如圖4所示。 芯片定義可直接編輯。管腳完整的定義是選擇性器件（ epm7128sic84 15 ）。特種塑料光纖的報告和文件。接入設備別針報告文件，利用現有資源和使用該設備。更換設備，使之適宜，實現資源配置優化。總的原則是選擇設備的系統資源，所用的儀器應不超過總資源的80 ％。超過百分之九十。電力系統將增加不穩定因素。從這種裝置的設置可以看出：在被引入的記錄報告中，只有16個輸出引腳被運用和芯片資源的利用率只有51 ％ 表明有更大的擴展空間。 本次設計的出租車計費器計數脈沖CP來自車輪轉速傳感器（干簧管），脈沖經器件內部整形后送計數器：動態掃描脈沖由外圍電路給出； 系統使用整流， 濾波， 降壓后的出租車電源供電， 由于CPLD/FPGA的驅動能力有限。為了增強數碼管的亮度。提高系統的可靠性， 設計中在LED驅動和位驅動上分別增加了電流驅動器件ULN2803和2SC1015。現場實驗表明該計費器實現了按預制參數自動計費( 最大計費金額為””元). 自動計程! . 能夠實現起步價,每公里收費,車型及加費里程的參數預制!,如: 起步價5 元(( 計費超過15:00元, 每公里加收50%的車費等. ,抗干擾能力強, 系統穩定, 工作可靠, , :(1) 通過芯片內部編程增加時鐘功能,器件內部資源既可為司機和乘客提供方便, 又能為夜間行車自動調整收費標準提供參考. (2)用CPLD/FPGA的輸出引線控制語音芯片,可向乘客發出問候語. 提醒乘客告訴司機所要到達的地點. 報出應收繳的費用等.附錄C計費器源程序library ieee。use ieee。std_logic_1164。all。use ieee。std_logic_arith。all。use ieee。std_logic_unsigned。all。entity taxi isport(clk:in std_logic。系統時鐘 start:in std_logic。計費開始信號 stop:in std_logic。行駛中，中途等待停止信號 fin:in st