基于vga顯示的邏輯分析儀數字邏輯系統課程畢業設計-資料下載頁

　　

【正文】 像素點高度，波形顯示的范圍為32 個像素點，剩下上下各8 個像素點做為各通道的隔離部分。 通道波形顯示范圍劃分Tab. Channel waveform display area divided通道CH0CH1CH2CH3CH4范圍8～4056～88104～136152～184200～232通道CH5CH6CH7CH8CH9范圍248～280296～328344～424392～424440～472 鍵盤控制顯示模塊該模塊用于產生控制信號去控制其它模塊，比如更改采樣頻率，選擇觸發通道、觸發條件和觸發模式等，以及時間標線和顯示區域的移動等操作。操作按鍵共有8個。 按鍵功能表Tab. Key function table信號功能備注KEY1觸發通道選擇顯示于數碼管3KEY2觸發條件選擇顯示于數碼管4KEY3時間標線左移/顯示區域右移KEY4時間標線右移/顯示區域左移KEY5采樣頻率選擇顯示數碼管8KEY6啟動單次觸發KEY7啟動連續觸發KEY8停止觸發 其他模塊本設計中邏輯分析儀的采樣觸發模塊有6 種觸發條件，分別為：低電平觸發、高電平觸發、上升沿觸發、下降沿觸發、邊沿觸發和無條件觸發（立即觸發）。觸發采樣時，若為單次觸發，則當觸發條件滿足時即啟動一次信號的采集存儲過程，之后就不再觸發采樣，直到有新的操作（按鍵操作）；若為連續觸發，則當觸發條件滿足時即啟動一次信號的采集存儲過程，若再次滿足觸發條件時，再啟動一次采集存儲過程，如此重復。本設計中采樣頻率模塊中的采樣頻率分為多個級別。不同采樣頻率可以通過按（KEY5）選擇，顯示于數碼管8。 采樣頻率與數碼顯示值的對應關系Tab. Shows the value of the digital sampling frequency and the corresponding relationshipfreq_sel01234567采樣頻率100Hz500Hz1KHz5KHz10KHz50KHz100KHz200KHzfreq_sel89ABCDEF采樣頻率500KHz1MHz2MHz5MHz10MHz20MHz50MHz100MHz5 功能調試與測試 按鍵輸入與顯示系統主要處理部分為基于EP2C35F672的邏輯處理單元，外圍電路相對簡單，調試使用比較容易。（1）按鍵輸入部分系統設置了8路按鍵KEY0—KEY7，按鍵下降沿有效。（2）數碼管顯示系統的工作狀態由8位共陽LED數碼管顯示。第1位和第2位固定顯示“CH”，是通道“Channel”的簡寫。第3位顯示當前觸發通道，在此信號的控制下，才會觸發電路工作，進行采樣，可通過KEY0鍵，在0—9之間循環切換。第4位顯示信號觸發方式，可通過KEY1鍵在0—5之間循環切換。第6位和第7位為固定值，表示采樣頻率。第8位顯示為采樣頻率代碼值。 數碼管顯示格式Fig. LED display format 觸發方式 Trigger Mode012345觸發方式低電平高電平上升沿下降沿邊沿無條件觸發（3）工作方式將一路或多路邏輯信號輸入到系統輸入端后，設定觸發通道、觸發模式、采樣頻率后，即可啟動觸發采樣過程，具體操作如下。通道的選擇：按KEY0鍵，選擇觸發通道。當僅觀察一路信號時，必須將觸發通道定為該信號的輸入通道，以該路信號作為觸發信號。觸發方式選擇：按KEY1鍵，選擇觸發模式。其中“0”為低電平觸發；“1”為高電平觸發；“2”為上升沿觸發；“3”為下降沿觸發；“4”為邊沿觸發；“5”為無條件觸發。時間標線的左移/右移：按KEY2鍵不放，時間標線向左移動，顯示左半邊屏幕范圍內的圖像；按KEY3鍵不放，時間標線向右移動，顯示右半邊屏幕范圍內的圖像，主要用于觀察水平方向超出640個水平像素點以外的信息部分。同時，時間標線也是定位同一時刻當時系統各信號工作狀態的一個工具。采樣頻率的選擇：按KEY4鍵，選擇采樣頻率。觀察低端頻率時，可降低采樣頻率；觀察高端頻率時，可選用較高的采樣頻率。觸發模式選擇：KEY5鍵啟動單次觸發，KEY6鍵啟動連續觸發，KEY8停止觸發。 系統測試測試對象：51單片機工作頻率為12M，串口以方式1工作，波特率設置為9600，發出連續的數據，數據為“01010011”。，輸入到通道5，通道3輸入一個4096Hz的方波信號，作為參考信號。測試設置：觸發通道設為通道5，觸發方式選擇為“3”，即下降沿觸發，采樣頻率設為5，對應采樣信號頻率，查表為50KHz。 采樣頻率為50KHz時采樣到的串口數據Fig. The sampling frequency of 50KHz sampling to serial data6 總結及展望一、總結1 、電路結構的簡化：在設計過程中，原計劃采用專用的VGA解碼芯片CH7013BD，進行DA數據的轉換，以期顯示豐富的顏色。后來考慮系統的功能需要和降低設計成本的考慮，將顯示接口部分的DA電路，簡化為電阻分壓式。這種改變，節約了成本，同時也降低了設計的難度，外圍電路相對較簡潔，制作調試也比較方便，是一個比較好的方法。明確的設計思路：首先，在軟件的設計上采用模塊化的設計方案，使得每一個模塊的設計目的明確，通過模塊的仿真，確保每個模塊能正常工作。其次，在設計的過程中，注意分析總結，發現其中的規律，如在設計屏幕顯示過程中，如考慮每行每個像素點的顯示，則顯示過程復雜。在設計中，采用的方法是對顯示的信號進行分類，明確顯示任務。在設計過程中針對不同類型的數據，采用簡單的分類語句，即可完成顯示任務。VHDL語言及QUARTUS II平臺的優勢：VHDL語言靈活的語法，簡潔的設計流程，豐富的功能，使整個復雜邏輯功能的描述，變得相對簡單，是一款不錯的設計開發語言。QUARTUS II平臺的兆模塊生成功能，簡化了設計，成熟的功能仿真，能發現每一個時序之間的微小差別，使設計者能隨時檢驗程序的差錯之處，并進行改進。二、 展望觸發模式多樣化：本設計中，只采用了6種常用的觸發模式，目前，成品的邏輯分析儀，除了上述觸發模式外，通常還有時間觸發、協議觸發等高級觸發模式。這些觸發模式，在數字邏輯系統的開發中，也是很實用的。如果能在不增加成本的前提下，在系統中加入更多的觸發方式，應該是一個值得研究的方向。增加采樣深度：存儲深度是影響邏輯分析儀性能的主要指標，本設計采取的存儲深度為1024B。在保持低成本的前提下，若能繼續發掘EP2C35F672的內部RAM，增大存儲深度，也是一個能提高本設計性能的有力改進。小型化：選用VGA顯示器，作為采樣結果的顯示終端，降低了設計的成本，但同時也存在一個體積大，移動不方便的問題。在今后的研究方向中，若能將LED顯示器，換成LCD顯示屏接口，整個設計則能更加優化。參 考 文 獻[1] 劉威，石彥杰，,：50～52.[2] 張亞平，賀占莊. 基于FPGA的VGA顯示模塊設計. 計算機技術與發展, ：242～245.[3] 孫艷，孫愛良，,:107～106.[4] Altera Corporation. Quick Start Guide For Quartus II Software, 2006[5] 閭琳，汪道輝. 基于FPGA的虛擬邏輯分析儀設計與實現. 電子技術應用, :85～87.[6] Quartus II Handbook. [7] .［碩士學位論文］.成都：四川大學檢測技術與自動化裝置，2006.[8] （二）.廣州：廣州致遠有限公司，2007.[9] 潘松，（第二版）.北京：清華大學出版社科學出版社.[10], ：42～43.[11] 李貴華，夏磊，,：138～139.[12] 陳志生，陳景賢. ，: 187189[13] Cyclone II Device Family Data Sheet. [14] Altera Corporation. 關于CycloneⅡ，: 4243[15] [16] 王亮，李正，寧婷婷等. ，: 275～277 [17] Ⅱ的嵌入式邏輯分析儀硬件系統設計:[碩士學位論文].西安：西安電子科技大學生物醫學工程,2007[18] 許浩，宋躍，余熾業，汪振. 一種基于FPGA/，: 115～117[19] 賈然，王佞. ，: 10[20] 張陽，陳家勝. (工程技術版)，2008. 02: 79～80[21] 閆曉艷，曾光宇. ，: 243～244