正文內容

基于verilog的fpga的電子密碼鎖的設計-資料下載頁

2025-10-30 05:27本頁面

【導讀】目前使用的電子密碼鎖大部分是基于單片機技術，以單片機為主要器件。實際應用中，程序容易跑飛，系統的可靠性較差。本文介紹的一種基于現場可編。輯門陣列FPGA器件的電子密碼鎖的設計方法，采用VHDL語言對系統進行描述，當然，該系統在一些細節的設計上還需要不斷地完善和改進，特別是。成，而主控芯片又可分為按鍵處理部分，控制部分和譯碼顯示部分。確認鍵即可開門，本系統設置為LEDD7燈亮。按下復位鍵，可使報警停止，同時清除所。有狀態給出一個狀態編碼，比如為狀態S0賦予編碼00，為狀態S1賦予編碼01，為狀態S2賦予編碼10，為狀態S3賦予編碼11。寄存器用于存儲狀態，組合電路用于狀態。狀態的函數，而Mealy型狀態機的輸出則是當前狀態和當前輸入狀態的函數。數，也減少了產生毛刺和一些狀態的可能。能轉換按鍵時，按鍵0~4即轉換為按鍵5~9，這就彌補了按鍵數目的不足。

　　

【正文】 nt=0。 else if(error==1) try_count=try_count+1。 else if(main_state==pass||main_state==alarm) try_count=0。 end always@(posedge clk1 or negedge resetb) begin if(!resetb) begin key_pressed_flag=0。 key=439。b0000。 end else if(!zeroamp。amp。change) begin key_pressed_flag=1。key=439。b0000。 end else if(!oneamp。amp。change) begin key_pressed_flag=1。key=439。b0001。 end else if(!twoamp。amp。change) begin key_pressed_flag=1。key=439。b0010。 end else if(!threeamp。amp。change) begin key_pressed_flag=1。key=439。b0011。 end else if(!fouramp。amp。change) begin key_pressed_flag=1。key=439。b0100。 end else if(!zeroamp。amp。!change) ////按下 change 切換輸入數的范圍 begin key_pressed_flag=1。key=439。b0101。 end else if(!oneamp。amp。!change) begin key_pressed_flag=1。key=439。b0110。 end else if(!twoamp。amp。!change) begin key_pressed_flag=1。key=439。b0111。 end else if(!threeamp。amp。!change) begin key_pressed_flag=1。key=439。b1000。 end else if(!fouramp。amp。!change) begin key_pressed_flag=1。key=439。b1001。 end else if(!yes) begin key_pressed_flag=0。key=439。b1010。 end End //diaplay 分頻后顯示 always @(posedge clk0) begin CNT_R0 = CNT_R0 + 139。b1。 if(CNT_R0 4096) begin clk0_div = 1。 end else begin clk0_div = 0。 end end always @(posedge clk0_div) begin if(digyi==339。d3) begin digyi=0。 end else begin digyi=digyi+1。 end end //////////////yima//////////////選擇哪一個數碼管來顯示 always @(digyi) begin case(digyi) 339。b000: dig=839。b11111110。 339。b001: dig=839。b11111101。 339。b010: dig=839。b11111011。 339。b011: dig=839。b11110111。 endcase end ///////////////xuanshu////////////////////選擇每一個數碼管要顯示的數為密碼的高到低位 always @(digyi) begin case(digyi) 339。b000: seg0=password[15:12]。 339。b001: seg0=password[11:8]。 339。b010: seg0=password[7:4]。 339。b011: seg0=password[3:0]。 endcase end ////////////seg yima///////////////////////對密碼進行譯碼顯示 always @(seg0) begin case(seg0) 439。b0000 : seg=739。b0111111。 //0 439。b0001 : seg=739。b0000110。 //1 439。b0010 : seg=739。b1011011。 //2 439。b0011 : seg=739。b1001111。 //3 439。b0100 : seg=739。b1100110。 //4 439。b0101 : seg=739。b1101101。 //5 439。b0110 : seg=739。b1111101。 //6 439。b0111 : seg=739。b0000111。 //7 439。b1000 : seg=739。b1111111。 //8 439。b1001 : seg=739。b1101111。 //9 endcase end endmodule

點擊復制文檔內容

公司管理相關推薦

基于verilog的fpga的電子密碼鎖的設計-資料下載頁

基于eda技術的電子密碼鎖的設計-資料下載頁

基于vhdl語言的電子密碼鎖設計-資料下載頁

電子密碼鎖的設計-資料下載頁

電子密碼鎖的設計-資料下載頁

基于vhdl語言的電子密碼鎖的設計(交)-資料下載頁

基于單片機的電子密碼鎖的設計-資料下載頁

基于單片機的電子密碼鎖的設計-資料下載頁

基于vhdl語言的電子密碼鎖的設計(交-資料下載頁

基于gsm的智能電子密碼鎖-資料下載頁

基于單片機的電子密碼鎖設計-資料下載頁

基于vhdl的電子密碼鎖設計1-資料下載頁

基于單片機的電子密碼鎖設計-資料下載頁

基于單片機電子密碼鎖的設計-資料下載頁

基于vhdl的密碼鎖設計-資料下載頁

基于單片機設計的電子密碼鎖設計-資料下載頁

基于verilog的fpga的電子密碼鎖的設計-免費閱讀

基于verilog的fpga的電子密碼鎖的設計(存儲版)

基于verilog的fpga的電子密碼鎖的設計-文庫吧在線文庫

基于verilog的fpga的電子密碼鎖的設計(完整版)

基于verilog的fpga的電子密碼鎖的設計(更新版)