基于dsp語(yǔ)音信號(hào)編解碼器設(shè)計(jì)_畢業(yè)設(shè)計(jì)論文-資料下載頁(yè)

【導(dǎo)讀】隨著超大規(guī)模集成電路技術(shù)上取得的突破進(jìn)展，集成化的DPS數(shù)字信。目前的DPS芯片以其強(qiáng)大的數(shù)據(jù)處理功能而在通信和其他信號(hào)。處理領(lǐng)域得到廣泛注意，并已成為開發(fā)應(yīng)用的熱點(diǎn)技術(shù)。為此，國(guó)際電信聯(lián)盟推出了標(biāo)準(zhǔn)，即PCM編碼調(diào)制。本文首先簡(jiǎn)要的介紹了語(yǔ)音壓縮編碼算法的發(fā)展進(jìn)程，以及發(fā)展趨勢(shì)。出現(xiàn)的運(yùn)算量大的問(wèn)題。要研究?jī)?nèi)容及意義。第二章分析了語(yǔ)音信號(hào)編、解碼原理與標(biāo)準(zhǔn)的算法原。理和論述了TMS320F2812軟、硬件的開發(fā)和設(shè)計(jì)。第三章主要對(duì)結(jié)果進(jìn)行討論。第四章詳細(xì)的對(duì)全文進(jìn)行了總結(jié)。關(guān)鍵詞:語(yǔ)音壓縮編碼，，TMS320F2812。首次用聲電、電聲轉(zhuǎn)換技術(shù)實(shí)現(xiàn)了遠(yuǎn)距離的語(yǔ)音傳輸。速交換、易保密等各方面都遠(yuǎn)勝于模擬語(yǔ)音。從最初的64kbps的標(biāo)準(zhǔn)PCM波形。語(yǔ)音壓縮編碼的發(fā)展經(jīng)歷了以下幾個(gè)階段:波形編碼、參量編碼及二者。相結(jié)合的混合編碼。此外還有此基礎(chǔ)上發(fā)展而來(lái)的增強(qiáng)多帶激勵(lì)聲碼器。波形編碼是將時(shí)間域信號(hào)直接變換為數(shù)字代碼，力圖使重建。語(yǔ)音波形保持原語(yǔ)音信號(hào)的波形形狀。

　　

【正文】 C L K R 0 C L K X 0 F 2 8 1 2 F S X 0 F S R 0 D X 0 D R 0S C L KS D I N M O D EB C L K C S A I C 2 3L R C O U T M I C I ND I N L O U TD O U T 圖 32 如上圖所示， MCBSP 包括數(shù)據(jù)流路徑和控制數(shù)據(jù)，它們通過(guò) 8 條線連接到外部設(shè)備。 MCBSP 與其接口設(shè)備進(jìn)行數(shù)據(jù)通信時(shí)，通過(guò)傳輸引腳（ DX）來(lái)發(fā)送，通過(guò)接收引腳（ DR）來(lái)接收。時(shí)鐘形式和幀同步的控制信息通過(guò)以下引腳來(lái)傳遞： CLKX（發(fā)送時(shí)鐘）、 CLKR（接收時(shí)鐘）、 FSX（發(fā)送時(shí)鐘）、 FSR（接收幀同步。 AIC23 是可編程 芯片，內(nèi)部有 11 個(gè) 16 位寄存器，編程設(shè)置這些寄存器可得到所需的采樣頻率、輸入輸出增益和傳輸數(shù)據(jù)格式等。該控制接口 VI 有 SPI 和I2C 兩種工作模式，由芯片上的 MODE 引腳進(jìn)行選擇： MODE=O 為 I2C 模式，MODE=I 為 SPI 模式。 AIC23 的 I2C 接口地址由引腳的狀態(tài)決定， CS =O 時(shí)地址為 0011010， CS =1 時(shí)地址為 0011011。其中 SDIN 與 SDA 為數(shù)據(jù)線， SCLK與 SCL 為串行時(shí)鐘線。 選用其中 F2812 的 McBSP0 與 AIC23 進(jìn)行通信，信號(hào)連接如圖所示。圖中 A IC23 工作在主模式，時(shí)鐘信號(hào)、 DAC 和 ADC 的幀同步信號(hào) FSXO 和 FSRO 都由AIC23 提供。 時(shí)鐘模塊設(shè)計(jì) 在 DSP 系統(tǒng)中，時(shí)鐘電路是處理數(shù)字信息的基礎(chǔ) ,同時(shí)它也是產(chǎn)生電磁輻射的主要來(lái)源，其性能好壞直接影響到系統(tǒng)是否正常運(yùn)行，所以時(shí)鐘電路在數(shù)字系統(tǒng)設(shè)計(jì)中占有至關(guān)重要的地位。 TI DSP 系統(tǒng)中的時(shí)鐘電路主要有三種：晶體電路、晶振電路、可編程時(shí)鐘芯片電路。 第三章 25 時(shí)鐘電路設(shè)計(jì)原則： 系統(tǒng)中要求多個(gè)不同頻率的時(shí)鐘信號(hào)時(shí)，首選可編程時(shí)鐘芯片 ，這樣有利于時(shí)鐘信號(hào)的同步 。 單一時(shí)鐘信號(hào)時(shí)，一般的應(yīng)用建議選擇晶體時(shí)鐘電路 。 多個(gè)同頻時(shí)鐘信號(hào)時(shí)，可選擇有源的晶振作為時(shí)鐘電路 。 盡量使用 DSP 片內(nèi)的 PLL，降低片外時(shí)鐘頻率，提高系統(tǒng)的穩(wěn)定性 。 C6000、 C55 C5409A、 C541 C54 C5421 和 C5441 等 DSP 片內(nèi)無(wú)振蕩電路，不能用晶體時(shí)鐘電路 。 VC540 VC540 VC5409 和 F281x 等 DSP 時(shí) 鐘信號(hào)的電平為 ，建議 采用晶體時(shí)鐘電路； 綜合各方面本課題采用如下時(shí)鐘電路 D S P ( 內(nèi) 部 含 有O S C )X 1 X 2 3 0 M H z 圖 33 時(shí)鐘電路 此電路只需晶體和兩個(gè)電容，價(jià)格便宜，體積小，能滿足時(shí)鐘信號(hào)電平要求，但驅(qū)動(dòng)能力差，不可提供多個(gè)器件使用，頻率范圍?。?20kHz～ 60MHz），使用時(shí)還須注意配置正確的負(fù)載電容，使輸出時(shí)鐘頻率精確、穩(wěn)定。 TI DSP 芯片除C6000、 C5510 等外，大都內(nèi)部含有振蕩電路，可使用晶體電路產(chǎn)生所需的時(shí)鐘信號(hào)。也可不使用片內(nèi)振蕩電路，直接由外部提 供時(shí)鐘信號(hào)。 電源模塊設(shè)計(jì) 供電電源的設(shè)計(jì)是 DSP 應(yīng)用系統(tǒng)的設(shè)計(jì)的一個(gè)重要組成部分供電電源的設(shè)計(jì)是 DSP 應(yīng)用系統(tǒng)設(shè)計(jì)的一個(gè)重要組成部分。由于本電路設(shè)計(jì)中 DSP 芯片所需要的外加電壓為 5V 因此必須將 220V 的交流電壓變換成 5V 的直流電壓。 第三章 26 圖 34 電源轉(zhuǎn)換電路 采用 7805 三端穩(wěn)壓器件，輸入交流 220V電壓經(jīng)變壓器 T1 降壓、通過(guò) VD1～VD4 橋式整流和平滑電容 C1 濾波后得到脈動(dòng)較大的直流電壓，再加到 7805 的輸入端，輸出 +5V 電壓。 C1 采用 1000u 的平滑電容， C2 為防止發(fā)生振蕩和抑制高頻干擾，采用 的陶瓷電容， C3 為穩(wěn)定輸出電容，對(duì)于降低輸出紋波、輸出噪聲及負(fù)載電流變化的影響有良好的效果， R2， C4 進(jìn)一步對(duì)輸出電壓進(jìn)行濾波，確保電壓的穩(wěn)定。 DSP 系統(tǒng)一般需要為以下 3 大類器件和電路供電： （ 1） DSP 芯片。 DSP 芯片上有 4 類典型的電 源引腳： ① I/O 電源引腳； ② CPU 核電源引腳； ③ Flash 編程電源引腳（僅 C20xx 系列 DSP 有）； ④ 模擬電路電源引腳（僅 C20xx 系列 DSP 有）。 TMS320 系列 DSP 芯片中， I/O 電源一般是 ，而 CPU 內(nèi)核的電壓卻隨器件的不同而不同，一般都比 I/O 電源電壓低。例如， C281x 的是 ， C54x的是 ， C64x 有 、 等。這是因?yàn)?DSP 一般要承擔(dān)大量的實(shí)時(shí)數(shù)據(jù)計(jì)算，降低 DSP 內(nèi)部 CPU 供電的核心電壓可以有效降低系統(tǒng)的功耗。 （ 2）外部數(shù)字電路。如電平轉(zhuǎn)換器件等 。 （ 3）外部模擬電路。如 A/D、 D/A 和運(yùn)放等。 使用時(shí)，應(yīng)該根據(jù)引腳對(duì)電源的要求將 DSP 系統(tǒng)的所有電源引腳 連接到各自的供電電源上。 又因?yàn)楸?DSP 系統(tǒng)需要的電源由 5V 轉(zhuǎn)換成 和 。因此還需設(shè)計(jì)電第三章 27 路將 5V 電壓轉(zhuǎn)換成 。具體電路圖如如 35 所示： NC1NC21 G N D31 E / N /41 IN51 IN6NC7NC82 G N D92 E / N /102 IN112 IN12NC13NC14NC15NC162 O U T172 O U T18NC19NC20NC212 R /E /S /E /T /221 O U T231 O U T241 F B / N C25NC26NC271 R /E /S /E /T /28T R S 7 6 7 D 3 1 8C 5 31 0 4C 5 74 7 6C A P A C I T O RC 5 61 0 6C 5 41 0 4C 5 21 0 4GND+ 5 V+ 3 . 3 VR41 0 2D1L E DGNDR 3 25 1 2+ 3 . 3 VP D 14 0 0 1P D 24 0 0 1P D 34 0 0 1L4IN D U C T O R _ L I2 1 0D S P _ V D DL5IN D U C T O R _ L I2 1 0GNDD S P _ V D DC 5 51 0 6GND+ 1 . 8 VRS 圖 35 電路轉(zhuǎn)換電路 第四章 28 第四章 系統(tǒng)軟件設(shè)計(jì) 一個(gè)典型應(yīng)用系統(tǒng)的設(shè)計(jì)包括硬件設(shè)計(jì)和軟件設(shè)計(jì)，硬件電路的設(shè)計(jì)包含著軟件的設(shè)計(jì)思路，軟件的設(shè)計(jì)又能更好的發(fā)揮硬件的功能。軟件 對(duì)整個(gè)系統(tǒng)來(lái)說(shuō)是至關(guān)重要的，是整個(gè)系統(tǒng)的靈魂，整個(gè)系統(tǒng)的執(zhí)行操作都是在軟件的協(xié)調(diào)指揮下進(jìn)行的。 用于計(jì)算機(jī)程序設(shè)計(jì)的語(yǔ)言分為機(jī)器語(yǔ)言、匯編語(yǔ)言和高級(jí)語(yǔ)言。本測(cè)控系統(tǒng)軟件的編寫主要采用 C 語(yǔ)言編寫 ， C 語(yǔ)言具有良好的模塊化通用性。 軟件總體設(shè)計(jì) DSP 系統(tǒng)工作前要先進(jìn)行初始化，才能保證系統(tǒng)運(yùn)行的正常與結(jié)果的精確。在本設(shè)計(jì)中初始化程序主要包括： DSP 芯片的初始化和語(yǔ)音編解碼芯片TLV320AIC23 的初始化。 初始化包括在該課題中所用到的內(nèi)部結(jié)構(gòu)和外部鏈接器件的初始化。 （ 1）先初始化系統(tǒng)中控制部分：鎖相環(huán) （ PLL 模塊主要用來(lái)控制 DSP 內(nèi)核的工作頻率，外部提供一個(gè)參考時(shí)鐘輸入，經(jīng)過(guò)鎖相環(huán)倍頻或分頻后提供給DSP 內(nèi)核。 C281X DSP 能夠?qū)崿F(xiàn) ~10 倍的倍頻）、看門狗（ WATCHDOG主要用來(lái)見車軟件和硬件的運(yùn)行狀態(tài)。當(dāng)內(nèi)部計(jì)數(shù)器溢出時(shí)將產(chǎn)生一個(gè)復(fù)位信號(hào)，為了不必要的復(fù)位，要求用戶軟件周期的對(duì)看門狗定時(shí)器進(jìn)行復(fù)位）和以及周邊的時(shí)鐘。 （ 2）初始化語(yǔ)音編解碼芯片 TLV320AIC23。 （ 3）清除所有的中斷，初始化 PIE 向量表（ C281X 處理器內(nèi)部集成了多種外設(shè)，每個(gè)外設(shè)都會(huì)產(chǎn)生一個(gè)或多個(gè)外設(shè)級(jí)中斷。由于 CPU 沒(méi)有能力處理所有的 CPU 級(jí)的中斷，因此 C281X 的 CPU 除了支持 16 個(gè) CPU 級(jí)中斷外還有一個(gè)中斷擴(kuò)展控制器來(lái)仲裁外設(shè)中斷。中斷仲裁機(jī)制根據(jù) PIE 向量表存放的每個(gè)中斷服務(wù)程序的地址確定中斷服務(wù)程序的位置。所有的中斷都是通過(guò) PIE 中斷擴(kuò)展單元連接到各自相關(guān)的中斷線上的）：禁用 CPU 中斷。 （ 4）初始化 PIE 控制寄存器到它們的默認(rèn)狀態(tài)（所有的 PIE 中斷被禁止，中斷指令被清除）。 （ 5）禁用 CPU 中斷和清除所有所有 CPU 中斷指令。 第四章 29 （ 6）初始化 PIE 向量表指針指向的中斷服務(wù)程序（ ISR）。 （ 7 ）始化 MCBSP 。芯片 TMS320F2812 有一個(gè)多通道緩沖串行口（ MCBSP），在本設(shè)計(jì)中該串行口與語(yǔ)音編解碼芯片 AIC23 相連。 MCBSP 通過(guò)一系列得存儲(chǔ)器映射控制寄存器來(lái)進(jìn)行配置和操作。為了使 MCBSP 接口工作在所希望得模式下，必須在初始化時(shí)對(duì)相關(guān)寄存器進(jìn)行正確得配置（在程序中子讓會(huì)用到一些寄存器， MCBSP 寄存器有 24 個(gè)控制寄存器）。 MCBSP 的初始化流程為： （ 1）使寄存器 SPCR1 和 SPCR2 中的 XRST=RRST=FRST= 之前是 DSP 復(fù)位，則不需要這一步。 （ 2）當(dāng)串口處于復(fù)位狀態(tài)時(shí)，根據(jù)需 要只修改 MCBSP 配置寄存器（不能是配置寄存器）。 （ 3）等待兩個(gè)時(shí)鐘周期，保證內(nèi)部完全同步。 （ 4）根據(jù)需要設(shè)置數(shù)據(jù)采集寄存器（比如 DXR1,2 寫數(shù)） （ 5）令 XRST=RRST=1 來(lái)使能串口。（注意：設(shè)置這兩位時(shí)不能修改其所屬的寄存器的其他狀態(tài)） （ 6）如果需要內(nèi)部產(chǎn)生幀同步信號(hào)，將 FRST 置位。 （ 7）接收器和發(fā)送器有效前需要等待兩個(gè)時(shí)鐘周期。 （ 8）根據(jù)需要設(shè)置數(shù)據(jù)采集寄存器（比如 DXR1,2 寫數(shù)） （ 9）令 XRST=RRST=1 來(lái)使能串口。（注意：設(shè)置這兩位時(shí)不能修改其所屬的寄存器的其他狀態(tài)） （ 10）如果需要內(nèi)部產(chǎn)生幀同步信號(hào)，將 FRST 置位。 （ 11）接收器和發(fā)送器有效前需要等待兩個(gè)時(shí)鐘周期。 本課題除了用相關(guān)的時(shí)鐘控制程序，初始化語(yǔ)音編解碼芯片 TLV320AIC23及對(duì)其控制的相關(guān)程序，還有對(duì)多通道緩沖串行口（ MCBSP）的相關(guān)初始化及控制程序。 主程序流程圖對(duì)語(yǔ)音信號(hào)進(jìn)行采集的時(shí)候要先對(duì) CPU 的頻率和 AIC23 進(jìn)行初始化，等待 McBSP 產(chǎn)生中斷如果產(chǎn)生中斷則等待 McBSP 通道 0 結(jié)束傳送后讀取語(yǔ)音數(shù)據(jù)并將信號(hào)存起來(lái)再一次等待中斷。若 McBSP 中斷未產(chǎn)生則繼續(xù)等待中斷。 主程序流程圖如圖 41: 第四章 30 開 始初 始 化 ： C P U 頻 率 、A I C 2 3中 斷 開 始等 待 M C B S P 通 道 0 傳 送 結(jié) 束讀 取 語(yǔ) 音 數(shù) 據(jù)P C M 編 碼 ？調(diào) 用 編 碼 函 數(shù) 進(jìn) 行 A l a w 壓 縮保 存 于 緩 沖 區(qū)調(diào) 用 解 碼 函 數(shù) 生 成 聲 音 數(shù) 據(jù)聲 音 數(shù) 據(jù)輸 出 到 M C B S PM C B S P 產(chǎn) 生 中 斷否是 圖 41 語(yǔ)音信號(hào)的輸入 /輸出實(shí)現(xiàn) 開 始初 始 化 ： C P U 頻 率 、A I C 2 3中 斷 開 始等 待 M C B S P 通 道 0 傳 送 結(jié) 束M C B S P 產(chǎn) 生 中 斷是否 圖 42 輸入輸出流程圖 第四章 31 TLV320AIC23 對(duì)語(yǔ)音信號(hào)采集是通過(guò)其中的 AD轉(zhuǎn)換采集輸入的語(yǔ)音信號(hào)，每采集完一個(gè)信號(hào)后，就將數(shù)據(jù)發(fā)送到 DSP 的 McBSP 接口上， DSP 可以讀取到語(yǔ)音數(shù)據(jù)，每個(gè)數(shù)據(jù)為 16 位無(wú)符號(hào)整數(shù)，左右通道各有一個(gè)數(shù)值。 由上圖可知對(duì)語(yǔ)音信號(hào)進(jìn)行采集的時(shí)候要先對(duì) CPU 的頻率和 AIC23 進(jìn)行初始化，等待 McBSP 產(chǎn)生中斷如果產(chǎn)生中 斷則等待 McBSP 通道 0 結(jié)束傳送后讀取