太陽能熱水器水位自動控制系統-資料下載頁

【導讀】到人們的青睞，其使用已相當普及。但與之配套的控制器卻還一直處于研究和開發階段。電輔助加熱，已經能解決水溫的自動控制。然而，在水位自動控制的方面依然不是那么完美，在很多時候，消費者在使用的過程中，往往會因水箱中水量不足并且不知情的情況下洗澡時遭受到突然沒水的尷尬場面，從而影響人們的心情，生活和正常的工作。本設計通過利用溫度傳感器和液位傳感器的結合，使我們理想

　　

【正文】 (3)輸出高阻態時高電平電壓： 。 (4)工作環境溫度： 0～ 70℃。 (5)存儲溫度： 65～ 150℃。 圖 44 FPGA 與 EPCS4I8 接口簡圖 芯片接口設計 74LS373 為三態輸出的 8D 透明鎖存器， 74LS373 的輸出端 Q0Q7 可直接與總線相連。當三態允許控制端 OE 為低電平時， Q0Q7 為正常邏輯狀態，可用來驅動負載或總線。當 OE 為高電平時， Q0Q7 呈高阻態，即不驅動總線，也不為總線的負載。當鎖存允許端 LE為高電平時， Q 隨數據 D 而變。當 LE為低電平時，Q 被鎖存在已建立的數 據電平。 EP2C5F256C6 與 74LS373 芯片接口設計如圖 45所示。 31 圖 45 FPGA 與 74LS373 接口簡圖 FPGA 外部硬件電路的設計 溫度測量電路的設計 溫度傳感器的選型 目前的溫度傳感器種類繁多，常見的溫度傳感器主要有熱敏電阻、鉑電阻、熱電偶以及模擬集成溫度傳感器，數字溫度傳感器。每種傳感器 有其 各特點： 熱電偶：由于其靈敏度低，而且需要冷端補償，不適合在本系統中應用。 鉑傳感器：鉑電阻的線性較好，只是在接近其范圍極限時呈非線性。鉑電阻的阻值每攝氏度可以改變幾分之一歐姆，測溫范圍為 260～ 850℃。鉑熱電阻的測量精確度是最高的，它不僅廣泛應用于工業測溫，而且被制成標準的基準儀。 模擬集成溫度傳感器：可完成溫度測及模擬信號輸出功能的專用集成電路。它的特點是功能單一、測溫誤差小、價格低、響應速度快、傳輸距離遠、線性好。其缺點是測溫范圍比較窄。 數字溫度傳感器：外圍元件極少，功耗低、監控參數精度高、可靠性高。但是 價格高。 熱敏電阻：熱敏電阻具有高穩定性、精密、小尺寸、靈敏和價格低廉等優點，每攝氏度可以改變幾百歐姆，適合穩定性超過 ℃的系統。但熱敏電阻的電32 阻率是隨溫度的增加而非線性的減少的。這一特性以及窄的溫度敏感范圍 (測溫范圍為 80～ l50℃ )是這種敏感元件的缺點。 綜合考慮性能，價格，實用性，設計要求等方面，本文選用熱敏電阻 。 熱敏電阻的性能 熱敏電阻的特性如圖 46 所示，熱敏電阻的阻值 溫度特性曲線是一條指數曲線熱敏電阻的阻值 溫度特性曲線是一條指數曲線，非線形度較大，因此在使用時 要進行線形化處理。線形化處理雖然能改善熱敏電阻的特性曲線，但比較復雜。為此常在要求不高的一般應用中，作出在一定的溫度范圍內溫度與阻值成線形的假定，以簡化計算。 圖 46 熱敏電阻的阻值 溫度曲線 熱敏電阻的應用是為了感知溫度，為此給熱敏電阻通過以恒定的電流，測量電阻 兩 端就得到一個電壓，然后就可以通過下列公式求得溫度： T=T0KVt (41) 其中 T被測溫度 T0與熱敏電阻特性有關的溫度參 數 K與熱敏電阻有關的系數 Vt熱敏電阻兩端的電壓 根據這一公式，如能測得熱敏電阻兩端的電壓，再知道參數 T0 和系數 K，則可計算出熱敏電阻的環境溫度，也就是被測的溫度。這樣就把電阻隨溫度的變33 化關系轉化為電壓隨溫度變化的關系。在 10℃～ 150℃的溫度范圍內，阻值與溫度的關系線形較好，該范圍為有效范圍。在太陽能熱水器中熱敏電阻只需檢測10℃～ 80℃即可，所以在有效溫度范圍內。 溫度測量電路設計 熱敏電阻兩端的電壓 VT 是一個模擬量，要將其轉換成 EP2C5F256C6 所能識別的數字量就需要使用模數轉換器，通常使用的是 8路 A/D 轉換器 ADC0809。溫度測量的電路如圖 47 所示。 圖 47 溫度測量電路簡圖 水位檢測電路的設計 對于水位的檢測是采用電導式液位傳感器來實現的，并輸出 6位開關信號，具有較高的精確度和可靠性。生活中的用水其電阻率約為十分之幾到幾十歐 /米，其電導性足以引起傳感器的輸出變化。 6位開關量通過容器壁上的導電電極來輸出 1 或是 0，并接到 FPGA 的引腳上。在這里液體的電阻應遠小于容器壁漏電阻。不同的開關位代表不同的水量。水位測量 電路如圖 48 所示。 上水控制電路的設計 上水控制電路的設計如圖 49所示，從 EP2C5F256C6的 M16引腳輸出高電平，經 74LS06 反向后變為低電平，使光電耦合元件 TIL117 內部的發光二極管導通，并使其輸出光敏三極管導通，最后有 MC1416 達林頓復合管反向驅動 (每片內部有7 路林頓復合管，每路均有二極管保護電路 )控制功率微型繼電器線圈，從而控34 制其觸電，使電磁閥工作。 加熱控制的電路的設計 水溫的加熱是通過加熱電阻絲來實現的，對于電阻絲這種大功率交流元件， 圖 48水位測量簡圖 圖 49上水控制電路 EP2C5F256C6 是不可能通過自己的引腳來完成的，而需要通過功率放大元件利用 220V 的交流電來實現對水溫的加熱，電路如圖 410所示。 4N40 晶閘管是一種可控制其導通的大功率二極管，通過門極上加入的很小的控制電流即可控制陽極和陰極的導通。 35 圖 410加熱控制電路 鍵盤電路的設計 設計中考慮到鍵盤需要用到 0— 9 共 10 個數字鍵，以及實時時間，溫度設定，水位設定，自動上水時間設定，確定鍵和取消鍵共計 5個功能鍵。為了防止按鍵抖動，本文采用硬件消除法，即在 FPGA 內構建 JK 觸發器，保證輸出為矩形波，從而消除前后沿抖動。 FPGA 內部硬件電路的設計 FPGA 內部硬件電路結構 FPGA 內部電路的設計主要是構建處理器系統，在內部電路的設計中使用了大量的 IP 核；同時又構建了模糊控制器電路。 FPGA 內部電路總體結構如圖 411所示。 36 圖 411 FPGA 內部電路總體框圖 FPGA 內部硬件電路各模塊分析 JTAG UART 核使用 FPGA 內嵌的 JTAG 電路，主機可以通過下載電纜連接到FPGA 上，主機可以通過 FPGA 上的 JTAG 引腳來訪問 JTAG 電路。可以通過主機的管理軟件來管理 JTAG 連接，進行調試，并在顯示設備上顯示字符。 NIOS II 處理器核是一種軟核 CPU，并針對 Altera 的可編程邏輯器件和片上可編程系統的做了相應優化。作為一種可配置的通用 RISC 處理器，它可以與用戶自定義邏輯結合構成 SOC 系統，并下載到可編程器件中去。 NIOS II 處理器主要用來進行數據處理，實現對外設的讀寫訪問管理。 PIO(并行輸入輸出 )核提供 AVALON 從端口和通用 I/O 端口之間的寄存器映射接口。智能主機可以通過讀 /寫寄存器映射的AVALON 接口來控制 PIO。使 用 PIO 核可以實現如下的功能：從開關或鍵盤輸入采集數據；控制顯示設備；控制 LED；與片外器件通信。 EPCS 控制器允許 NIOS II系統訪問 EPCS 串行配置器件。使用 EPCS 控制器可以實現如下的功能：將程序代碼存儲在 EPCS 串行配置器件；將非易失的數據存儲在 EPCS 串行配置器件；將FPGA 的配置文件存儲在 EPCS 串行配置器件。 TIME(定時器 )核提供了基于 AVALON總線的處理器結構，主機可以通過訪問定時器的寄存器來實現時間控制。使用定時器核可以實現如下的功能：對定時器開始，停止和復位的控制；進行定時模式的選 擇，單次倒計數和連續倒計數；定時器計數到零時的中斷控制，可屏蔽中斷；37 可選的看門狗功能，可使系統復位；具有周期脈沖發生器功能，可在定時器到零時輸出一個脈沖。 fuzzy control(模糊控制 )模塊主要是來構建 ROM 查詢電路，它的輸入量是溫度的變化 E 和溫度的變化率 EC，輸出量是控制量 u。它的查詢過程是： ROM 查詢電路是由溫度的變化 E 和溫度的變化率 EC 構成查詢地址，控制量 u 構成查詢數據。實時檢測溫度的數據，當溫度發生變化并且有變大或變小的趨勢時，通過閉環控制，使輸出量減小這種趨勢，使溫度維持恒定。 FPGA 內部各模塊電路的設計 FPGA 內部電路模塊的設計主要是利用免費的 IP 軟核進行設計 [49]。 IP軟核 (softcore)：用硬件描述語言寫成，可以是對設計的算法級描述，或功能級描述，也可以是僅僅用于功能仿真的行為模擬。軟 IP 核的優點是源代碼靈活，可重定目標于多種制作工藝，在新功能級中重新配置。利用打包的 IP 軟核設計可以減少設計的工作量 [50]，保證模塊的性能，縮短開發周期。在 FPGA 內部電路模塊的設計中，依照設計需求，使用了大量的 IP 軟核，對這些 IP核設計，主要是進行端口，操作模式，內部硬件 電路的選用，等性能的配置。 (1)CPU 電路的設計 CPU 電路是內部處理器系統的核心，由它來實現對外圍設備的讀寫訪問，本設計的處理器選用 NIOS 處理器。 NIOS 處理器是基于 AVALON 總線的主設備，在軟件設計中，由主設備發出讀寫，產生時序以及其它的控制命令，來進行讀寫操作。對 CPU 電路的設計主要是進行性能的選用。 CPU 配置電路如圖 312，本設計中，選用低性能的 NIOSII/e 處理器，不需要硬件乘法，除法；復位地址為epcs_controller；異常地址為 onchip_mem。 38 圖 412 CPU電路配置 (2)JTAG UART 電路的設計 JTAG UART 電路主要用來實現主機與 FPGA 之間的通信，下載程序，調試應用軟件，讀緩沖器的深度設為 64bytes，寫緩沖器的深度設為 64bytes。 (3)PIO(溫度 )電路的設計 PIO 電路的設計主要是進行端口方向，數據位數的設置。由于是通過模數轉換芯片對溫度進行采集，即要對模數轉換芯片進行讀寫操作，故端口方向應為雙向口。數據的位數要以實現的功能為依據，為以后的擴展設計預留一定的空間，則數據位數設為 8 位。 (4)PIO(水位 )電路的設計 PIO(水位 )電路主要進行水位的檢測，通過對 PIO 核進行讀寫操作，從而去采集外部水位數據信息，故 PIO 端口設為輸入口；實際需要數據位數為 6位，考慮以后設計預留，則選取 8 位。 (5)PIO(加水 )電路的設計 PIO(加水 )電路主要進行加水控制，通過對 PIO 核進行寫操作，從而去控制外部設備，故 PIO 端口設為輸出口；實際需要數據位數為 1位，考慮以后設計預留，則選取 8 位。 (6)PIO(加熱 )電路的設計 39 PIO(加熱 )電路主要進行加熱控制，通過對 PIO 核進行寫操作，從而去控制外部設備，故 PIO 端口設為輸出口；實際需要數 據位數為 1位，考慮以后設計預留，則選取 8 位。 (7)EPCS 電路的設計 EPCS 電路主要用來存儲非易失性數據，并進行系統的升級。本設計采用默認設置。 (8)PIO(顯示 )電路的設計 PIO(顯示 )電路主要進行溫度，水位數據的顯示。由于軟硬件速度不一致，所以必須采用鎖存器。顯示時，要對位段碼，字段碼，以及鎖存器分別進行控制，故 PIO 端口設為輸出口；數據位數為 14位。 (9)TIME_0 電路的設計 開發軟件提供了 32 位定時器核用于基于 AVALON 總線的處理器系統，定時器核具有以下特點：對定時器開始，停止 ，和復位的控制；具有兩種計數模式，單次倒計數和連續倒計數；具有倒計數的周期寄存器；定時器到計數到零時的中斷是可屏蔽的；具有可選的看門狗功能，可以在定時器計數到零時使系統復位；可選的周期脈沖發生器功能，可以在定時器計數到零時輸出一個脈沖；與 32 位和16位的處理器兼容。本設計的定時器主要是實現定時與看門狗電路。其中 TIME_0電路主要實現定時功能，并能通過讀寫控制器進行控制。 (10)TIME_1 電路的設計 TIME_1 電路與 TIME_0 電路一樣，主要實現定時功能，并能通過讀寫控制器進行控制。電路配置也一樣。 (11)TIME_2 電路的設計 在控制系統中，由于某種原因 (如干擾 )使其程序彈飛到一個臨時構成的死循環中時，這時系統將完全癱瘓。如果操作者在現場，就可以按下人工復位按扭強制系統復位，擺脫死循環。但操作者不能一直監視著系統，若采用程序監控系統即所謂看門狗電路代替人監視系統運行，一旦 CPU 掉入死循環，能及時發覺并使系統復位。 TIME_2(看門狗 )電路主要用來監控系統，當系統出現故障時，實現系統復位操作。 (12)片上 RAM 電路的設計 40 片上 RAM 是運行程序所需要的，系運行中，系統將應用程序裝載在 RAM 中。RAM 的配置信息為：數據寬度設為 32 位，整個存儲器字節為 131K。 系統的可靠性設計 干擾是應用系統故障的主要原因之一。應用環境干擾紛雜，因此采用抗干擾措施能有效地提高系統的可靠性。由于干擾對電路的影響，輕則降低信號的質量，降低電路的穩定性，重則破壞電路的正常功能，造成邏輯關系混亂，控制失靈，影響正常生產，甚至發生破壞設備等嚴重事故。所以，系統抑制干擾能力的強弱直接關系到系統能