基于vhdl語言的漢字滾屏顯示系統設計-資料下載頁

【導讀】計自動化）技術。它融合多學科于一體，打破了軟硬件間的壁壘，使計算機。因此，掌握EDA技術是通信電子類高校學生就業的一。盼的面向設計的多層次、多領域且得到一致認同。單元寫入到可編程器件PLD中。通過后，將其下載到FPGA芯片中具體實現其功能。程邏輯器件；漢字滾動顯示。

　　

【正文】 信號用于控制 LED 點陣上顯示完整漢字信息的穩定性，在一秒鐘內顯示大于 24 楨就沒有亮度閃爍現象。由于分頻器產生的慢信號 m 為 3 位二進制表示，而 LED 點陣的掃描輸入信號為 8 位，這就需要一個 3/8 譯碼器來實現轉換以滿足系統需要。 為在 8*8LED 發光二 極管點陣上顯示漢字，要把漢字編碼為 8*8 像素點，根據設計的漢字要求，在點陣上高電平“ 1”表示點陣發光，低電平“ 0”表示點陣不發光。按照掃描的向左、向右、向上、向下，對漢字每行貨梅列進行編碼時也按照向左、向右、向上、向下的順序進行比編碼。將編完碼的漢字放到存儲器中，然后通過定位地址指針將其選出，某一時可能在顯示數據序列中定位待顯示數據的地址指針可用下式計算： addr=n+m，此表達式可通過加法器來實現。 以上的設計就可以實現漢字的左右上下的滾動顯示。 時鐘分頻 分頻器 循環計數 循環計數 加法器 掃描譯碼 顯示 數據 LED 點陣 data 8*8 sw 快時鐘 m n 慢時鐘 30 VHDL 實現系統功能 快、慢 信號的控制顯示 時鐘分頻技術模塊的功能是將頻率為 20MHz 的內部時鐘信號分解為控制快信號 m 的 4KHz 的時鐘信號 clk2（即在主鐘源上升沿作用下進行 5000分頻），將其作為下一次分頻的時鐘，將 m作為分頻單位，即可實現對 m的快控制，又可產生下一次分頻的時鐘信號（即對 4kHz 進行 8 分頻，產生 500Hz時鐘），既而在進一步分解為控制慢信號的時鐘信號 c2（即對 500Hz 時鐘進行 61 分頻產生 8Hz 時鐘信號），同理可實現對 n 的慢控制，在此次畢業設計中我使它在 10 秒鐘內顯示完滾動的漢字，根據所顯示漢字的個數，控制慢信號的時 鐘定為 8Hz，分頻單位約為 61。 漢字信息的取得及其存儲器的實現 為了使漢字信息能在 LED8*8 點陣上顯示出來，首先必須對漢字抽取像素信息，方法是先將待顯示漢字表示成漢字點圖形式，然后根據不同的滾動方向分別按列或行依次抽取像素信息，每列或行均具有 8 位字長，為了能清楚地實現漢字滾動顯示，字與字之間，待顯示字之前后均用了空字節補充，最后將所有像素序列存放于 ROM 中。 存放于 ROM 中的待顯示數據序列是通過尋址的方式來控制該序列的釋放過程，某一時可能在顯示數據序列中定位待顯示數據的地址指針可用下式計算 addr=n+m，其原理示意圖如圖 。 31 0 1 2 … K K+1 K+2 K+3 K+4 K+5 K+6 K+7 … N1 N 漢字信息定位指針 n↑ 0 1 2 3 4 5 6 7 LED 點陣掃描定位指針 n↑ 圖 定位地址指針原理圖 此次設計中 n 的取值范圍應為 0N， N 為待顯示漢字及所有空字的總數，由它控制漢字顯示的滾動速度； m的取值范圍應為 07，由它決定 LED 點陣的掃描速度。因此，控制 n 掃遍全部待顯示數據的時間，可調節漢字信息的滾動速度；改變 m 的重復掃描周期，可改變在 LED 點陣上 顯示完整漢字信息的穩定性。 Addr 的實現，實際上就是用 VHDL 語言來實現一個加法器，需要注意的是若對“ STD_LOGIC_VECTOR”進行加、減運算時，兩邊的操作數和代入的變量位長如不相同時，則會產生語法錯誤，由于 m為 3 位二進制數，而n 為 7 位二進制數，則需將 m 與 0， 0， 0， 0 用并置運算符“ amp。”連接，構成與 n 位長相同的位矢量。 漢字上下左右滾動的控制實現 此次設計我所顯示的漢字信息為“個十百千萬億兆”七個字，下面以“個”字為例說明如何根據漢字的上下左右不同方向滾動來抽取漢字像素信息。 顯然， 對于左右滾動應該按列抽取漢字像素信息，而上下滾動則應該按行一次抽取漢字像素信息， 8*8LED 點陣顯示模塊在設計上采用了共陰極、掃描式驅動方案 ， LED 點陣的 data 線由 FPGA 的 I/O 線串 300Ω限流電阻后驅動，為高電平有效，而 sw 線直接由 FPGA 的 I/O 線驅動，為低電平有效，因此，對應于掃描信號和數據信號，上下左右滾動將有不同的存儲形式，下面將依次分析它們的不同。 因為 sw 線， data 線均 為 8 位字長，而 m 為 3 位字長，所以首先應將 m 32 轉換為 8 位字長表示形式，也就是要實現 3/8 譯碼功能。左右滾動的情況，sw 作為掃 描輸入線， data 作為漢字數據輸入線，因此 3/8 譯碼器輸出為 0 有效，而 rom存儲器中的漢字點陣信息為 1 有效，向左滾動時， LED 點陣相當于一個可視窗口，每個漢字的可視順序為從左至右，因此掃描和提取每個漢字信息的順序也應為從左至右，同理向右滾動時，掃描和提取每個漢字信息的順序是從右至左；上下滾動時， sw 線作為漢字數據輸入線， data 線作為掃描輸入線，此時， 3/8 譯碼器的輸出為 1 有效，同時， rom存儲器中的漢字點陣信息為 0 有效，同理可知，當向上滾動時掃描和提取每個漢字信息的順序則為從上至下，當向下滾動時，掃描和提 取每個漢字的順序是從下至上。因此，為了實現對漢字上、下、左、右滾動的分別控制，可利用 2 位撥碼開關來分別控制不同的掃描方式和漢字點陣存儲方式。 本章小結 本章具體論述了此次畢業設計的構成模塊，以及對應于各個部分模塊的VHDL 語言程序。 33 第 4 章 系統的仿真與調試 系統的仿真 系統模擬包括兩個方面的內容，單級模擬和綜合模擬。系統由幾個單元組合而成，系統設計成功與否要靠單元模塊是否正確來決定，因此，單級模擬首先要能夠完成自身功能。一般來說，首先要進行單級仿真，單級達到設計要求在進行 連級仿真，連級仿真達到設計標準后進行下載演示，通過則設計完成。 對于一個有設計水平的電子設計者來說，具體基本的數字電路知識是十分必要的。一個小的系統的設計應該能夠達到預定的設計要求，采用一個一個的模塊進行仿真再將它們級連進行頂層仿真就顯得有點浪費時間。另外，設計者設計的單級模塊達到設計要求并不代表系統就能達到設計要求而級連后系統不能按照設計要求工作時，進行修改有人就比較復雜和繁瑣。 VHDL 實現的系統編譯 仿真是建立在系統構造完成的基礎上，簡單的說就是要先將各個子模塊設計進行編譯并通過才可以生成系 統文件，系統文件的調用才可以構造頂層模塊，各個子模塊如果不能編譯通過則無法生成系統文件也就無法調用。 編譯和仿真是不一樣的，編譯只能說明設計的程序沒有語法錯誤，并不代表設計的正確。對于一個能熟練掌握 VHDL 設計者來說，編譯的時候一般都可以通過，對于一個初學者來說就不那么容易了。總的來說這門語言的掌握是在不停的探索和試驗中進行的。 變異的過程成沒有理論上的指導，只要書寫沒有錯誤一般都可以通過， 34 這是一個設計所要達到的最基本的要求。各個模塊在進行編譯的過程中能都碰到了一些麻煩，大部分是語言格式上的錯誤，這主要還是 語言沒有充分掌握。 定位指針控制單元設計時，編譯時提示的錯誤是無法調用加法子程序，經 過 仔 細 閱 讀 VHDL 的 書 籍 發 現 在 編 程 果 實 沒 有 調 用 包 集 合， 經過修改后順利通過了編譯。在各個單元的編譯過程中，大部分的錯誤集中于標點符號的漏寫，結構語句的不熟練等。 MAX+PLUSII 的編譯過程大致可分為以下幾個步驟： 1．調用現行源程序的編輯窗，源程序將顯示在編輯窗中。 2．點擊 File 選項，光標移至子菜單的 Project 項停留幾秒，屏幕上又會出現 下一級菜單，這樣可以點擊 Set Project 選項，使得編譯器指向現行工程文件。（與此對應的是快捷鍵 18） 。 3．點擊主菜單 MAX+PLUSII 選項，出現子菜單，再點擊 Compiler 選項（快捷鍵 12）屏幕上出現編譯對話框。 4． 由于編譯、綜合要生成是適于可編程器件的文件，所以在編譯以前應選擇最終要下載的芯片：點擊 Assign 選項，點擊 Assign 選項，再點擊子菜單中的 Device 對話框，尋找設用的芯片，此次設計選用的是 FLEX10K 系列的EPF10K10LC84_4。 5． 應確定源程序的版本及用戶的附加庫。此時在編譯對話框已經打開的情況下，點擊主菜單中的 Interface 選項，拉出子菜單，點擊 VHDL Netlist Writer Settings 就可點擊 VHDL Version框中的 VHDL1987 或 VHDL1993 來選擇相應的版本編輯器。 6． 前面五步完成了編譯前的準備及必要的設置工作。此時只要出現編譯對話框中的 Start 按鈕，編譯器即可啟動，如果沒錯，編譯結束會通過MAX+PLUSIIComplier 信息框提示： 35 Project pilation was successful 0 errors 0 warnings 接著電機框中的 OK 鍵整個編譯結束。 仿真的下載演示 仿真在軟件中進行，軟件的通過并不代表工作的最后完成，理論與實際總是有一定的距離。仿真的通過只是理論上的完成，要在 PLD 試驗箱上下載演示通過才能算得上是真正的成功。 一般來說，軟件模擬成功后下載演示時都能成功，單成功的前提還包括對試驗箱各部分功能的深入了解。 本系統的輸入為系統主鐘源，但在起初的輸入顯示時 ，無法看清現實的漢字，我反復查看程序，并沒有發現任何差錯，隨后經指導老師的講解，同學的幫助，了解到由 FPGA 芯片 控制的 LED 點陣顯示模塊的行數據口 D07與六位數字顯示器共用數據線，如果兩者同時顯示， LED 便無法正常顯示，所以必須將后者關閉，因此我把六位數字顯示器屏蔽，再次進行下載，成功實現了漢字滾動顯示。 本章小結 本章對系統的仿真過程進行了介紹。包括介紹了模塊的仿真，編譯方法，以及下載時的注意事項。 36 結論 本次畢業設計采用硬件描述語言 VHDL 描述輸入方法 ，利用了MAX+PLUSII 軟件， 實現了“個十百千萬億兆”七個漢字左、右、上、下的10 秒滾動顯示。 本論文就 EDA 技術的現狀、發展等作了詳細的介紹， VHDL 是一門非常優秀的硬件描述語言，作為一種語言軟件，初次使用，基本了解了抽象描述系統功能來實現系統的方便快捷，它給數字系統的設計帶來的方便是其它實現方法所無法比擬的。通過對系統的設計，我已經基本掌握了這門語言的使用。 就 MAX+PLUSII 的使用進行了深入的研究，詳細介紹了如何更加高效率更加靈活的使用這門軟件，其中狀態欄的一些 快捷鍵使自己在使用軟件的時候受益匪淺，并將 MAX+PLUSII 軟件的部分界面展示在論文中。 本次系統下載，同時掌握了研究了 PLD 版的相關用途，對它有了更深刻的認識，同時也懂得了，遇到困難時，要抓住基本穩定情緒，最終定能成功。 與此同時，在實際過程中查閱了大量相關書籍，積累了大量知識，這位將來的學習和工作奠定了堅實的基礎。 37 參考文獻 [1]侯伯亨，顧心 .VHDL 硬件描述語言與數字邏輯電路設計 [M].西安：西安電子科技大學出版社， 1999： 1116， 3336， 5594， 134175. [2]呂思忠，施齊云 .數字電路試驗與課程設計 [M].哈爾濱：哈爾濱工程大學出版社， 2021： 209220. [3]閻石 .數字電子技術基礎 [M].北京：高等教育出版社， 1998： 132178，224300. [4]黃建文 .VHDL 語言及其應用 [M].北京：中國鐵道出版社， 1997： 1015，5498， 126155. [5]李冬梅 .PLD 器件與 EDA 技術 [M].北京：北京廣播學院出版社， 2021：1830， 5695. [6]李景華，杜玉遠 .可編程邏輯器件與 EDA 技術 .沈陽：東北大學出版社，2021： 2367. [7]黃玉瑾 .CPLD 系統設計技術入門與應用 [M].北京：電子工業出版社，2021： 1132， 6789. [8]王金明，楊吉斌 .數字系統設計與 Verilog ：電子工業出版社，2021： 5689. 38 致謝 首先感謝 ***教研室為我們提供了這次畢業設計的機會，在進行畢業設計的這幾個月中，由于 **老師的精心指導，同學的熱心幫助，加上本人的刻苦研究，終于圓滿的完成了設計任務。試驗證明，我的漢字上下左右滾動顯示是符合設計要求 的。 本次畢業設計，使我在獨立完成某個設計指標的能力方面得到很大的鍛煉。 （ 1）鍛煉了我能夠根據設計任務要求合理選擇設計方案的能力，一項工程的方案是多種的，但要選擇一個最優化的設計，是要進行多方論證、比較的，實驗證明，此次設計的現行方案是比較合理的。 （ 2）鍛煉了我能夠有效、快捷的從大量資料中提取有用信息的能力，在課題的準備階段，我充分利用了學校的圖書館資源，查閱了大量相關資料，為完成設計作了