基于rfid技術的智能門禁系統設計pdf-資料下載頁

【導讀】{ "error_code": 17, "error_msg": "Open api daily request limit reached" }

　　

【正文】 ?丨 .圓 丨，丨 B： % 169。 A p Q ) 為了盡量減小電路的消耗和芯片的體積，這里只是考慮基于 AES加密算法的電 圖 2_5 單方面認證過程 Unilateral authentication work B： % Ek(r^ (4) B: EKffctJ (5) 圖 2*6 雙方面認證過程 Lateral authentication work 第 2 章基于 RFED 系統理論研究基礎 路設計。通過改進身份認證協議，即使是在沒有采用 AES算法的情況下， 單向和雙向的身份認證都可實現。而對于相互認證過程需要額外 的隨機數發生 器，所以在具體應用中，此種認證方式的成本要相對高一些。 安全協議設計 在安全增強型 RFID系統中，安全級別不僅僅取決于所使用的加密算法。所采用 的認證協議對于阻止攻擊者進入系統起到決定性的作用，因此，即使是采用十分強 大的加密算法，我們仍舊要確保協議本身是高安全的。在本設計中所選用的認證協 議中，讀卡器對標簽的認證采用 AES算法。在 RFID系統中，標簽有限的計算能力和 低功率的限制則是所采用的協議考慮的主要問題。除了考慮數據傳輸的可用帶寬問 題 ，還應考慮與現有標準 (如 ISO/IEC18000 和 Electronic Product Code EPC)的兼容。 該協議是基于單方認證機制，采用之前所介紹的產生隨機數組的方法。將所提 出的詢問 應答方式的身份認證協議兼容到 ISO/IEC18000 標準中，需要一些額外的考 慮。除了所有標簽必須實現的強制性的命令以外，還可以添加一些自定義的命令。 用于身份驗證的兩條命令，由讀卡器在發送到標簽并且通過比對加密后的值來進行 身份識別。這些自定義命令將在現有標準所具有的基本功能基礎之上進行更大的擴 展。 由于低功耗 的限制，對于 RFID內部時鐘的頻率有一定的限制，并且現有的標準 要求在發出詢問指令后的 320 叫內作出回應，否則卡片將被認為是沒有被激活。而 32 個時鐘周期的可用時間對于采用 AES算法的身份驗證是遠遠不夠的。解決這個問題 的方法是如圖 27 修改協議。 主要思想是對標簽的詢問和接受標簽的應答訊號是交替進行。通常情況下，一 個閱讀器在某個特定環境中是要對多個標簽來進行身份驗證，通過在內存中檢索所 管轄標簽的惟一的 ID 號和反碰撞序列碼，讀卡器發送一個詢問指令 C^ljTagl。 這個 標簽立即啟動對于詢問指令的加密，但 是并不作出任何回應。與此同時，讀卡器可 以繼續向 Tag2 和Tag3 發送詢問指令， Tag2 和 Tag3 隨后啟動指令加密。在 Tagl 完成 的加密后，等待讀卡器發送回送加密數值 amp。的指令。 當讀卡器發送完三個詢問指令后即發送一個接收 Tagl 響應請求的指令，并將接 收到得 R1 與加密后的 C1 進行比對。另兩個卡片也采取相同的措施。然后讀卡器再按 照相問的方法依次對標簽進行身份驗證。 此協議在 RFID高層通信模型中通過了評測，并且可以作為未來研究 RFID身份驗 證的新的理念。 河北科技大學碩士學位論文 Reader Tagl Tag2 Tae3 Send (、 Sonrt C 2 Send C 3 Ret. Rcc R, Rcc i) i ______ Jk _____ Jt ______ 31 _______ Rj EK(CJ Resp |iml R2= EK(C?) Rcsp R3 = EK(C3) Rcsp 圖 2_7 RFID 系統中的交叉式詢問 應答協議 Interleaved challengeresponse protocol in RFIDsystem 這種交叉式的詢問 應答協議的優點是每個標簽至少 獲得了 18ms(1800個時鐘周 期 )的加密時間。在此項增強型的身份認證協議中，每秒可驗證的卡片數是 50 張。如 果在讀卡器的查詢范圍內只有少量的卡片，讀卡器則可每隔 18ms 發送一個詢問請求。 RFID標簽設計 圖 28 描述了 一 個增強型安全 RFID標簽的結構。這個結構主要包括四部分：模擬 前端，數字控制器， EEPROM 和 AES 模塊。模擬前端負責為閱讀器傳送來的標簽提 供電源，及調制和解銅數字信號，還要從載波頻率中提取和恢復時鐘周期。數字控 制單元是一?個 有限狀態機 (fintiestatemachine)， 它處理與閱讀器的通信，實施防止碰 撞機制，并執行協議中的命令。再者，它允許讀寫 EEPROM和 AES 模塊 。 EEPROM 存儲標簽識別特定的數據，如唯一的 ID 和加密密鑰。一旦斷電，這些數據必須保存。 增強型安全 RFID標簽根據 AES模塊進行強大的加密驗證計算， AES模塊是為適應低 電壓要求和芯片大小限制而設計的。在隨后的內容中將介紹功耗、晶片面積和 AES 模塊。 在進行 RFID標簽設計時，要求使用 RFID系統要得到最大的經濟效益。簡單的識 別標簽的價格就要低于 US$， 但是增強型安全 RFID標簽的價格就要略高些。除了 低開銷這一方面，外界環境因素也是一個決定性因素，因為非接觸式識別的工作范 圍必須在幾米內。因此，限制性因素就是標簽的電源和調制與解調信號的長度 。 RFID 標簽的數字部分 (數字控制器和 AES模塊 )的有效電源是總計 20RA。第 2 鞏基于 RFID 系統理論研究基礎 17 4 圖 28 RFID 標簽結構 AES | EHPROM The architecture of an RFID tag 現估計數字控制器的消耗是印 A， 還有 15pA留給 AES模塊，但是卻不能超過 5000 門的晶片面積。此外，每秒可認證 50 個標簽。如第 3 節所述，這樣在加密一個 128 比 特的數據塊時就有一個 18ms 的可用時隙。我們在 AES體系結構， 它的加密周期大約 1000個時鐘周期。因此， AES模塊的時 鐘頻率就可降到 100KHZ。 這樣就允許到達一個很好的能源消耗目標。 AES 體系結構 高級加密標準 (AES)是一種對稱的加密算法，標準技術研究所于 2021年提出這個 算法，以此作為聯邦信息處理標準 FIPS197。 它在一個數據塊上操作，也稱為 STATE， 大小固定為 128 比特。 STATE由一個包括四行四列比特的矩陣組成。己定義的密鑰長 度是128 比特、 192 比特或 256 比特。我們提出的結構實現使用一個 128 比特的固定密 鑰。與大多數對稱晶片一樣， AES也 通過使用一個相同的輪詢函數來加密輸入塊。 十個輪詢函數迭代法通過使用非線性、線性和附有密鑰的轉換來改變 STATE。 將每 個 128 比特的STATE轉換到一個修正的 128 比特的 STATE。 STATE矩陣的每個比特都 受以下這些轉換項的影響： ’ (1) SubBytes 可代替 STATE中的每 一 個比特。這項操作是非線性的。它常作為 —個表査詢來實現。有時， SubBytes 轉換也稱為 SB0X操作。 (2) ShiftRows 根據一定的偏移量來轉動每個行。這個偏移量的值就相當于行 的順序數 (0、 3)，例 如，第一行根本就不被轉動；而最后一行要被向左轉動 3 個字節。 (3) MixColumns 轉換 STATE中的列。它是 GF(28)擴展域中一個常數乘積定理 多項式。 (4) AddRoundKey將 128比特 STATE和 128比特的輪詢密鑰逐比特的進行模 數2 運算這種轉換相當于 STATE和輪詢密鑰的 X0R操作。 使用 KeySchedule 函數來完成 128比特輪詢密鑰的計算。第一個輪詢密鑰就相當于 河北科技大學碩士學位論文 密碼密鑰。根據 SBox函數和 Rcon運算來計算出其他輪詢密鑰。 AES對于硬件實現來說是個靈活的算法。大量的體系結構可覆蓋應用程序的全 部范圍。 AES硬件既能被調整以嵌入式系統的低芯片大小要求，或者又可以進行優 化來滿足服務器應用的高吞吐量。 AES算法的靈活性是其編寫者所創立的。算法的 編寫者們致力于在具有不同總線面積的系統上來執行此算法。在 8 比特、 32比特、 64 比特和 128比特的平臺上可能完成有效的功能實現。 盡管己提出了許多 AES硬件體系結構，但是沒有一個可以滿足 RFID標簽 AES模 塊所需的低芯片大小和低功耗的要求。這些體系結構幾乎都把達到 G比特的吞吐量作 為優化目標。而我們的目標卻不是吞吐量。先前提出的體系結構中僅有很少一些是 不花費任何代價來優化吞吐量。例如 :FPGA實現和 AES中注重硬件效能的 ASIC實現。 所有這些實現不會去探究 AES的輪詢去追尋硅晶片的大小。多使用 SBoxe, 加密時 就會需要較少的時鐘周期 。 LVerbauwhede et AES處理器是使用 32 個 SBoxe, 128 比特的體系結構。在一個時鐘周期內它可以計算一個 AES輪詢。 S. Mangard et 32比特的 AES體系結構具有 4 個 SBoxe,且一個輪詢需要 8 個周 期。 N. Pramstaller et al?和 P. Chodowiec et FPGA實現也是 32比特的體系結構。它 們也使用 4 個 SBoxe。4個 SBoxe的 32比特體系結構相當于每個 SBoxe是 8比特。 MixColumn操作和 ShiflRows操作也是 32比特，因為它們既可以轉換 AES STATE的 4 個列字節，也可以轉換 4個行字節。 AddRoundKey操作 (128比特 XOR)也可以 分成 32 比特操作。 與一個 128 比特的體系結構相比，將 AES算法作為 32 比特體系結構來實現的話， 就可允許將硬件資源平分成 4 份。這樣使得 AES加密的時間增長為原來的 4 倍。較少 的硬件資源有利于節省功耗：四分之一的硬件資源消耗就僅有四分之一的功耗。對 于無線設備來說，這是一個很重要的性能，因為無線設備的平均功耗要比加密一個 塊所需的總能量更重要些。 32比特的體系結構的全部能量消耗可能少于 128比特的體 系結構的花費。但是 RFID標簽既不提供晶片空間，也不能支持 128 比特數據通道的電 磁域。 RFID標簽的功 耗要求限制嚴格以至于不能實現 32 比特 AES實現的操作。因此， 我們決定將 AES算法作為一個 8 比特體系結構來實現，以此代替 32 比特的體系結構。 閉這個不尋常的方法來處理硬件實現 AES算法主要有兩個原因。第一， 一 個 8比特的 體現結構允許將 4 個 SBoxe 減少為 1個，以此來節省所用晶片資源。第二， 8 比特操作 系統的功耗明顯低于 32比特的操作系統。而 8比特體系結構的缺點卻是增加了加密所 用的時鐘周期。在 RFID體系結構應用程序中，當幾個標簽同時被認證時，一個持續 1000 個周期的加密不會惡化驗證的吞吐量。 圖 29 和圖 210描述了提出的 8比特 AES模塊的體系結構。它可能是 AES算法中最 第 2 章基于 RFID 系統理論研究基礎 19 小的硬件實現。模塊有 3個基本部分組成：一個控制器、 RAM和數據通道。控制器與 標簽上的其他模塊通信來交換數據，它將一個 AES加密的十個輪詢進行排序。因此 , 它根據生成的數據通道控制信號 來為 RAM尋址。 RAM存儲了 128 比特 STATE和一個 128比特的輪詢密鑰。生成的這些 256 比特作為 32個字節來配合所提出的 8 比特體系結 構。32 個字節是 AES 最小內存配置。單獨放置這個內存是要緩解芯片的執行負擔。 已修正的 STATE 和計算出的輪詢密鑰重寫了先前的值。因為沒有多余的內存來存儲 中間值，若在加密過程中需要 STATE字節或密鑰字節，則控制器不得不假定沒有重 寫 STATE字節或密鑰字節。 RAM 實現是寄存器裝置。它使用時鐘做控制來最小化功 率消耗。 AES模塊的數據通道包括組合邏輯來計算 AES轉換 SubBytes， MixColwnns 和 AddRoundKey。ShiftRows 轉換量是由控制器實現的。在 SubBytes執行期間，控制器 為 RAM尋址，就如同 ShiftRows 操作期間的處理一樣。 圖 29 AES加密模塊結構 Fig29 Architecture of the AES module AES數據通道最大的部分就是 SBoxe, 它用于 SubBytes操作。實現 AES SBoxe 有幾項操作步驟。最明顯的操作就是 256X8比特 RPM執行 8比特表的查找。不幸的是， ROM不能很好的達到低功耗的設計要求。較為合適的選擇就是用組合邏輯計算交換 值。我們忽略解密電路來改造已提出的聯合 SBoxe， 使之符合我們僅加密 AES 的要 求。這個SBoxe 的一個特性是，插入寄存器它就可以被傳送。 SBoxe 使用一個傳送 階段(pipelinestage)。 這樣就縮短了 SBoxe 到 7 個 XOR門的環路路徑，并降低了出現故 障的幾率。再者，管道傳送寄存器用于已被傳送的 SubBytes 操作的中介