基于fpga的電子密碼鎖的設計論文-wenkub.com

　 　

【正文】 成都：電子科技大學出版社，2000.[12] :.[13] .[14] 辛春艷，VHDL硬件描述語音。 (2)本裝置結構簡單、體積小、性能穩定，操作容易、使用方便，可以安裝在不同的門上，具有一定推廣應用價值。這樣做的好處是可以先調試各個單元電路，在每個單元電路設計完成后 ,采用專門的仿真工具進行功能仿真,確定每個單元電路都沒有問題后再連接頂層圖形文件，這樣整個系統的調試就輕松得多，可節省不少設計時間。 頂層圖形 原理圖輸入完成后還要選定器件，鎖定引腳，然后就可以進行綜合了。由于 VHDL 擅長描述模塊的邏輯功能 , 而原理圖擅長描述硬件連接關系，所以在底層設計中，對底層所有模塊使用VHDL 語言進行描述，在頂層設計中，使用原理圖輸入方法。 ： 否否否否否是是是是是開始鍵盤輸入是數字鍵？門已開？輸入一位密碼開門存入新密碼，清顯示密碼正確？不正確次數達到三？不正確次數加一報警有鎖門信號？清顯示，關門 系統控制圖程 鍵盤掃描程序框圖開始時鐘上升沿觸發？列為高電平？逐列掃描 鍵盤掃描程序框圖 獲取鍵值程序框圖 開始時鐘上升沿？按鍵按下？判斷行和列輸出左移清0？右移清零 鍵值程序框圖、報警模塊開始門已開？輸入密碼后確認密碼正確？開門，不響警報計數器+1，仍關門不正確次數大于3？復位？計數器清0，警報停止報警 解碼報警模塊7系統的原理實現 基于FPGA的數字系統的層次化設計，一般都要經過 4 個階段: 設計輸入、編譯、仿真驗證、下載器件。共陽極與共陰極的段選碼互為補數。7段顯示塊與FPGA接口非常容易。在單片機應用系統中通常使用的是7段LED。首先固定輸出4行為高電平(接到電源)，然后輸出4列為低電平，在讀入輸出的4行的值，通常高電平會被低電平拉低，如果讀入的4行均為高電平，那么肯定沒有按鍵按下，否則，如果讀入的4行有一位為低電平，那么對應的該行肯定有一個按鍵按下，這樣便可以獲取到按鍵的行值。 鍵盤控制電路結構與原理按鍵方式分為獨立式和行列式兩種，本設計采用行列式按鍵結構，是44鍵盤，本設計中只用了其中的11個按鍵。首先，根據系統的邏輯功能生成頂層結構圖。 FPGA使用的開發軟件為MAX+PLUS II。對器件進行配置時，我們先用被動串行法（passive serial）。 FPGA邏輯功能結構及開發 FPGA芯片FLEX10K在工作期間，將配置數據保存在SRAM中，而SRAM數據是易丟失的。設計輸入(圖形或VHDL(甚高速集成電路硬件描述語言)等)經過編譯后產生的數據格式(網表),大多配置到LAB中。通過FPGA的處理，從而實現基于FPGA的電子密碼鎖的設計。初始密碼為0，即上電后，按確認鍵即可開門。FPGA主要實現以下邏輯功能：鍵盤處理、數碼顯示、設置密碼、解碼開門以及報警等控制功能。方案的論證比較 在實際應用中, 由于程序容易跑飛, 系統的可靠性能較差，而基于FPGA設計的電子密碼鎖克服了基于單片機設計密碼鎖的缺點。 系統實現方案的論證比較方案一 ：采樣臺灣凌陽科技有限公司推出的以凌陽自主研發的SPCE061A芯片為主控芯片，用一條下載線連接到計算機就可以實現在線仿真、在線調試、在線下載，低廉的價格保證了系統可靠開發；此外，61板具有SOC概念、DSP功能和語音特色，為電子密碼鎖的語音報警提供了方便，但是基于單片機設計的密碼鎖外圍電路比較復雜，系統可靠性差，密碼的數量少，尤其是系統的程序不夠穩定，功率較大，需要專門的電源供電，所以不采用這個方案。據統計，目前在美國硅谷約有90%以上的ASIC和FPGA采用硬件描述語言進行設計。利用硬件描述語言VHDL，數字電路系統可從系統行為級、寄存器傳輸級和門級三個不同層次進行設計，即上層到下層（從抽象到具體）逐層描述自己的設計思想，用一系列分層次的模塊來表示極其復雜的數字系統。（4）程序包（PACKAGE）程序包是經常使用的數據類型和子程序的集合，可以認為是VHDL的工具箱,主要對程序包中的常量、數據類型和子程序進行格式描述，類似于C語言中的頭文件。對于一個電路模塊或者數字系統而言 ,定義了外部端口后 ,一旦內部功能算法完成后 ,其他系統可以直接依據外部端口調用該電路模塊或數字系統 ,而不必知道其內部結構和算法。其中電子設計自動化EDA (即Electronic Design Automation)的關鍵技術之一就是可以用硬件描述語言(HDL)來描述硬件電路。 FPGA的應用前景 在數字化的道路上，電子設計技術經歷了并將繼續經歷許多重大的變革，從應用小規模集成電路SSI芯片構成電路系統，到廣泛應用微控制器或單片機MCU 在電子系統設計上發生了具有里程碑意義的飛躍 這一飛躍不但克服了 SSI 數字系統許多缺陷和設計困難 同時也為電子技術的應用開闊了更廣泛的前景 ，隨著社會經濟的發展和技術進步及電子技術的迅猛發展 ，電子設計技術面臨另一次更大意義的，即FPGA 復雜可編程邏輯器件 FieldProgrammable Gate ArrayFPGA/現場可編程門陣列Complex Programmable logic DeviceCPLD 在EDA 電子設計自動化 基礎上的廣泛應用. 從本質上說, 新的電子系統運轉的物理機制又歸回到原來的純數字電路結構,但在更高層次上容納了過去數字技術的優秀部分,揚棄了MCU系統的應用模式,卻包括了MCU的內部資源，使電子設計的技術操作和系統構成的整體發生質的飛躍，是一種更高層次的循環 ，如果說MCU在邏輯的實現上是無限的話，那么 CPLD/FPGA 不但包括了 MCU 這一特點 且可觸及硅片電路線度的物理極限 并兼有串并行工作方式 高速 高可靠性以及寬口徑實用性等多方面的特點，不僅如此，隨著EDA技術的發展和FPGA 在深亞微米領域的進軍。這種先進的編程方式已成為當今世界上各類可編程器件發展的趨勢在 5V 工作電平下可隨時對正在工作的系統上的 CPLD/FPGA 進行全部或部分地在系統編程 并可進行芯片內部資源的重新分配同時進行所謂菊花鏈式多芯片串行編程 其編程次數多達1萬次 如Lattice 的ispLSI AMD的MACH以及Xilinx的XC9000系列 對于SRAM結構的FPGA其下載編程次數幾乎沒有限制 如Altera的FLEX10K系列 這種編程方式可輕易地實現紅外編程 超聲編程或無線編程 或通過電話線遠程在線編程 這些功能在工控 智能儀器表 通訊和軍事上有特殊用途。FPGA有多種配置模式：并行主模式為一片FPGA加一片EPROM的方式；主從模式可以支持一片PROM編程多片FPGA；串行模式可以采用串行PROM編程FPGA；外設模式可以將FPGA作為微處理器的外設，由微處理器對其編程[10]。FPGA的編程無須專用的FPGA編程器，只須用通用的EPROM、PROM編程器即可。FPGA是由存放在片內RAM中的程序來設置其工作狀態的，因此，工作時需要對片內的RAM進行編程。4）FPGA是ASIC電路中設計周期最短、開發費用最低、風險最小的器件之一。FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個新概念，內部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸出輸入模塊IOB（Input Output Block）和內部連線（Int