基于dds函數信號發生器-wenkub.com

　 　

【正文】 volatile ulong idata D_bjz。在動手方面，例如所需要的元器件他都能夠幫我解決，給我動 手制作帶來了很大的便利。為此，還要進一步改善。 圖 52 圖 53 在本電路中通過內部自帶的比較器，產生的方波經過測試，在低頻段輸出波形較好如圖 54所示； 如果頻率低于 100Hz 時，由于示波器的原因，波形有點變形 ， 如圖 55所示； 但大于 3MHz 時輸出頻率開始失真如圖 56所示。 、實物圖片 實物整體結構圖，如圖 4— 2— 1 所示： 圖 4— 2— 1 32 舉例說明，定頻模式下界面的顯示如圖 4— 2— 2所示： 圖 4— 2— 2 五 、 設計調試與驗證 、調試報告 設計完成之后，就進行測試與驗證，下面主要對波形的頻率范圍，輸出電壓的峰峰值指標，信號 頻率誤差 等進行測試 與驗證。 掃頻模式 所謂掃頻模式，就是在設定的初始、終止頻率范圍內，按照所設定的時間和增量循環輸出相應的 頻率 ； 在掃頻模式中，主要設有初始頻率、終止頻率以及掃描時間，除了這些還有步進值和掃頻增量的設定，由 于液晶界面大小有限，所以把這兩個放在另一個界面上，在掃頻初始界面上有一個中間按鈕，可通過這個中間按鈕進入次界面，操作的方法是當光標在這個按鈕上閃爍時，按下 S1 即可進入，返回時也是 采用這種方法 ， 對于掃頻界面上的設定和定頻界面上設定的方法一樣，可先設定步進值和掃頻增量，然后再設定初始頻率和終止頻率，最后設置 31 一下掃描時間，并按下 S1即可進行掃頻 。 30 四、 實物的 使用說明 、使用說明 實物的使用主要是通過按鍵進行操作的，本電路中共設置了 5個獨立式鍵盤，分別為 S1（功能鍵）、 S2（上切鍵）、 S3（下切鍵）、 S4（加號鍵）、 S5（減號鍵）。 while(!s1)。 if(s1==0) { Delay1ms(2)。 基于 DDS 信號發生器的設計 29 if(T_Freq20210000) T_Freq=1000。 while(!s1)。 if(s1==0) { Delay1ms(2)。 TL0=(65536Sn)%256。TT=0。 while(!s1)。 } if(s1==0) { Delay1ms(2)。 if(D_FS==0) Set_Freq(0)。 //顯示清屏 Delay1ms(600)。 //顯示清屏 Delay1ms(600)。 //顯示清屏 Delay1ms(600)。y++) WriteDataLCD(*DData++)。 WriteCommandLCD((0x80+i),1)。i+=8) //分兩屏，上半屏和下半屏，因為起 始地址不同，需要分開 { for(x=0。 } } } //圖形顯示 void DisplayImage(uchar code *DData) { unsigned char x,y,i。 //發送地址碼 基于 DDS 信號發生器的設計 26 while (DData[ListLength]=0x20) //若到達字串尾則退出 { if (X = 0x0F) //X坐標應小于 0xF { WriteDataLCD(DData[ListLength])。break。break。 if(Y4) Y=4。 // 顯示開及光標設置 } //按指定位置顯示一串字符 void DisplayListChar(uchar X, uchar Y, uchar code *DData) { uchar ListLength,X2。 // 顯示光標移動設置，游標右移 WriteCommandLCD(0x0C,1)。 return(LCD_Data)。 LCD_E = 0。 _nop_()。 LCD_RW = 0。 _nop_()。 LCD_RW = 0。 //檢測忙信號 LCD_E = 0。 LCD_RW = 1。j120。 void Delay1ms(int t) //1毫秒延時子函數 { int i,j。 Parallel_AD9851()。0xff。 W3=(uchar)DDS_Freqamp。 // SYSCLK = 180 MHz // DDS_Freq = (unsigned long)(*Freqency)。//字裝入信號，上升沿有效 DDS_WK=0。_nop_()。//字裝入信號，上升沿有效 DDS_WK=0。_nop_()。//字裝入信號，上升沿有效 DDS_WK=0。_nop_()。//字裝入信號，上升沿有效 DDS_WK=0。_nop_()。//字裝入信號，上升沿有效 DDS_WK=0。_nop_()。 _nop_()。以下即為 AD9851的實用程序： AD9851 初始復位子函數，如下所示： void DDS_Rest() { DDS_WK=0。 該信號發生器 主要有三點不足，一、所有的輸入、輸出接口都是采用的排針，使得連接不方便；二、 AD9851 輸出端采用的橢圓低通濾波器，濾波的效果不明顯；三、輸出波形的幅度隨著頻率的變化而變化，輸出幅度不穩定。 電 路如下 圖 所示： Header 2014P6USBD1DIODEST1 R121KF1LED+5V22uFC25104C2612P7 +5V 、通信模 塊 由于所用的 單 片機 為 LQFP 封 裝 ，所以在下 載 程序的 時 候，本 電 路中使用了基于 DDS 信號發生器的設計 20 串口下 載 ，因 為計 算機上的 電平為 232 電平 ，而本 電 路中所用的是 TTL 電平 ，所以在 進 行通信 時 需要一 電平轉換電 路， 電 路中使用 MAX232 芯片及其 電 容構成一個轉換電 路，如下 圖 所示： C1+1VDD2C13C2+4C25VEE6T2OUT7R2IN8R2OUT9T2IN10T1IN11R1OUT12R1IN13T1OUT14GND15VCC16U4MAX232EPE10uFC1810uFC2010uFC1710uF C24RDTD+5VGND12345 6789J1J_232 、本章小結 本章主要針對于硬件電路的設計，通過各個子模塊來闡述硬件電路的原理。C6=14PF。C2=。 將 上述元器件取 為標稱 值， 則 Ll=。在 AD 公司AD9851 的 數 據手 冊 上提供了一 個 截止 頻 率 為 70MHz 的 橢圓 低通 濾 波器，其 電 路圖 如 圖 24所示。這個 指令不改 變DDRAM 的 內 容 功能 設 定 0 0 0 0 1 DL X RE X X DL=0/1： 4/8位 數 據 RE=1: 擴 充指令操作 RE=0: 基本指令操作 設 定CGRAM 地址 0 0 0 1 AC5 AC4 AC3 AC2 AC1 AC0 設 定 CGRAM 地址 設 定DDRAM 地址 0 0 1 0 AC5 AC4 AC3 AC2 AC1 AC0 設 定 DDRAM 地址（ 顯 示位址） 第一行： 80H－ 87H 第二行： 90H－ 97H 讀 取忙標志和地址 0 1 BF AC6 AC5 AC4 AC3 AC2 AC1 AC0 讀 取 忙標 志 (BF)可以確 認內部 動 作是否完成 ,同 時 可以 讀出地 址計數器 (AC)的值 基于 DDS 信號發生器的設計 16 寫數據到RAM 1 0 數 據 將數 據 D7—— D0 寫 入到 內 部的 RAM (DDRAM/CGRAM/IRAM/GRAM) 讀 出RAM 的值 1 1 數 據 從內 部 RAM 讀 取 數 據 D7——D0 (DDRAM/CGRAM/IRAM/GRAM) 指令表 2：（ RE=1： 擴 充指令） 指 指 令 碼 功 能 令 RS R/W D7 D6 D5 D4 D3 D2 D1 D0 待命 模式 0 0 0 0 0 0 0 0 0 1 進 入待命模式 ,執 行其它指令都棵 終止 待命模式 卷 動地 址開關開啟 0 0 0 0 0 0 0 0 1 SR SR=1： 允許輸 入垂直卷動地 址 SR=0： 允許輸 入 IRAM和CGRAM地址 反白 選擇 0 0 0 0 0 0 0 1 R1 R0 選擇 2 行中的任一行作反白 顯 示，并可 決定 反白與否。 ● 地址計數器 AC 地 址計數器 是用 來貯 存 DDRAM/CGRAM 之一的地址 ,它可由 設 定指令 緩 存器 來改 變 ，之后只要 讀 取或是 寫 入 DDRAM/CGRAM 的值 時 ，地 址計數器 的值就 會 自 動 加一， 當 RS 為 “ 0” 時 而 R/W 為 “ 1” 時 ， 地址計數器 的值 會被讀 取到 DB6—— DB0中。 DFF=1 為開顯 示（ DISPLAY ON),DDRAM 的 內 容就 顯 示在屏幕上， DFF=0 為關顯 示（ DISPLAY OFF)。以上即 為 STC89C52 的引 腳 在本 電 路中的使用分配情 況 。 圖 6 即 為AD9851 控制字并行 輸 入 時 序。 還 有在使用中 數 據 線 、 電 源等接反或接 錯 都很容易 損 壞芯片。 IOUT： 內 部 DAC 輸 出端。 VINN： 內 部比 較 器的 負 向 輸 入端。 DVDD： 數 字 電 源 (+5Ｖ )。在直接方式中， 輸 入 頻 率即是系 統時鐘 ；在 6 倍 參考時鐘 倍乘器方式，系 統時鐘為 倍 乘器輸 出。 WCLK：字 裝入 信 號 ，上升沿有效。 、 AD9851 的原理 AD9851 可以 產 生一 個頻譜純凈 、 頻 率和相位都可 編 程控制且 穩 定性很好的模 擬 正弦波， 這個正 弦波能 夠 直接作 為基 準信 號 源，或通 過其內 部高速比 較 器 轉換 成 標 準方波 輸 出，作 為靈 敏 時鐘發 生器 來 使用。 AD9851 相 對 于 AD9850 的 內部結 構，只是多了一 個 6 倍 參考時鐘 倍乘器， 當 系 統時鐘為 180MHz 時 ，在 參考時鐘輸 入端，只 需輸 入 30MHz 的 參考時鐘 即可。 當 ＤＤＳ的波形 內 存分 別 存放正弦和余弦函 數表時 ，既可得到 正交的 兩 路 輸 出。目前，大多 數 ＤＤＳ的分辨率在１Ｈｚ 數 量 級 ， 許 多小于１ｍＨｚ甚至更小。 時鐘頻 率越高， 轉換時間 越短。但考 慮 到低通 濾 波器的特性和 設計難度以及 對輸 出信 號雜 散的抑制， 實際 的 輸 出 頻 率 帶寬 仍能 達 到４０％ｆ s。波形 內 存的 輸 出送到Ｄ／ Ａ轉換 器，Ｄ／ Ａ轉換 器 將數 字量形式的波形幅值 轉換 成所要求合成 頻 率的模 擬 量形式信 號 。累加寄存器 將 加法器在上一 個時鐘脈沖 作用后所 產 生的新相位 數 據回 饋 到加法器的 輸 入端，以使加法器在下一 個時鐘脈沖的作用下 繼續 與 頻 率控制字相加。 、 AD9851為 核心的 DDS模 塊 、ＤＤＳ基本原理及性能特 點 ＤＤＳ的基本原理是利用采 樣 定理，通 過 查表法 產 生波形。另一方面， 對 液晶 LCD12864 進 行控制，通 過菜 單 的模式， 選擇 所需要的 頻 率 輸 出方式。其 輸 出的 頻 率、幅度 均可調 ，精度高，分辨率低等一系列優 點將是 本 設計 方案的不二之 選 。 AD9851 內 部的控制字寄存器首先寄存 來 自外部的 頻 率、相位控制字，相位累加器接 收來 自控制字寄存器的 數 據后， 決定 最 終輸 出信 號頻 率和相位的范 圍 及精度．然后再 經過內 部 D/A 轉換 器，得到最 終 的 數 字合成信 號 。能精密地 產 生三角波、 鋸齒波 、矩形波（含方波）、正弦波信 號 。 方案二：采用低 溫 漂、低失真、高 線 性 單 片 壓 控函 數發 生器 ICL8038， 產 生頻 率（ ～ 300KHZ）可 變 的正弦波、三角波、方波及 數 控 頻 率 調 整。能夠產生多種波形 ,如三角波、鋸齒波、矩形波（含方波）、正弦波的電路