電子科學與技術專業實驗室畢業實習報告(文件)

　

【正文】 ，在沒有電流供應的條件下也能夠長久地保持數據，其存儲特性相當于硬盤，這項特性正是閃存得以成為各類便攜型數字設備的存儲介質的基礎。再加上NAND閃存的邏輯為電子盤模塊結構，內部不存在專門的存儲控制器，一旦出現數據壞塊將無法修，可靠性較NOR閃存要差。緊接著,1989年,東芝公司發表了NAND flash結構,強調降低每比特的成本,更高的性能,并且象磁盤一樣可以通過接口輕松升級。而NAND則是高數據存儲密度的理想解決方案。應用NAND的困難在于flash的管理和需要特殊的系統接口。場消隱期包括場同步時間twv、場消隱前肩thv（13行）、場消隱后肩tvh（30行），共45行。下面僅以VGA格式為例作簡單的介紹。圖6當h_t的計數值為799時,行同步狀態機進入h_video狀態，同時，行計數器的同步復位信號為高電平，使行計數器復位。當v_t的值為524時,狀態機v_state又翻轉進入v_video狀態,v_sync,v_Back三種狀態時,場消隱信號輸出低電平，其余時刻為高電平。橫彩條發生模塊與豎彩條發生模塊相似，它根據場行數計數器v_t的計數值來產生橫彩條，流程圖如圖9所示。輸出的彩條為豎彩條colorx[],當mode為1時，輸出橫彩條colory[],當mode為2時，輸出棋盤格彩條colorx[]與colory[]的邏輯或。圖10圖11從圖10中可以看到,當彩條模式控制信號mode出現了高電平脈沖之后,色彩信號r[7…0]、g[7…0]、b[7…0]的值立即發生了變化。 //LED=839。 always(posedge CLK) if(counter==2539。 //25M LED=LED1。 counter=0。 if(LED==839。 LED=839。 endendmodule (三) 軟件截圖及運行結果實驗步驟（1）打開Quartus II軟件，進入集成開發環境，點擊FileNew project wizard..新建工程項目exp3，直接點擊Finish。（4）為工程項目鎖定引腳：（這里教大家一個新的辦法，比較方便快捷） 程序代碼： Setup pin settingset_global_assignment name RESERVE_ALL_UNUSED_PINS AS INPUT TRISTATEDset_global_assignment name ENABLE_INIT_DONE_OUTPUT ONset_location_assignment PIN_16 to CLKset_location_assignment PIN_97 to LED\[0\]set_location_assignment PIN_94 to LED\[1\]set_location_assignment PIN_91 to LED\[2\]set_location_assignment PIN_84 to LED\[3\]set_location_assignment PIN_82 to LED\[4\]set_location_assignment PIN_78 to LED\[5\]set_location_assignment PIN_76 to LED\[6\]set_location_assignment PIN_74 to LED\[7\]比較簡單的代碼，簡單的講解一下，第一行和第二行是注釋，第四行的意思是設置不用的引腳為三態輸入（這個前面其實我們已經做過了），第五行的意思是打開INIT_DONE輸出。這種測試用標準桌面調試工具和CoDeveloper Application Monitor進行設置和運行。NiosII IDE提供了Flash Programmer工具來對目標板上遵循通用Flash接口(Common Flash Interface，簡稱CFI)，規范的Flash及EPCS配置器件進行編程。編譯為硬件（二）設計方案Flash編程設計實際就是一個由SoPC Builder系統生成的最小FPGA設計。如果使用自己的目標板，那么設計者必須創建該目標板的Flash編程設計。接下來，用Altera Quartus工具建立新的項目，生成包括必要外設的Nios處理器核（用Altera的SOPC Builder）。應用的軟件部分（主要由測試生成器和客戶功能組成，包括組函數）也導入Quartus項目，用所包含的Nios編譯器編譯。其中將PIO設為輸出端口，并更名為：LED。 　volatile int i。 　　　} 　　else 　　　{ 　　　　 led = led 1。 } return 0。這時在信息窗口中出現以下內容：Downloaded 1KB in Verifying 00000020 ( 0%)Verified OK Leaving target processor paused這表明NIOSII程序正在運行當中，可以硬件開發板上看到LED流水燈的效果。SoPC是Altera公司提出的一種靈活、高效的SoC解決方案。NiosII嵌入式CPU是一種專門為SoPC設計應用而優化的CPU軟核。要對Flash編程，首先要保證在SoPC Builder中Target選項區域的Board下拉列表框中選擇用戶使用的目標板F1ash編程設計。開始的時候，老師對各個工具軟件和平臺的基本指令進行介紹，我還以為這次實習非常簡單，直至自己動手時才發現，看時容易作時難，人不能輕視任何事。掌握偏上系統軟硬件的協同設計過程。實習的時候的確覺得很累，而且從理論到實踐的這個過程并不想想象的那樣簡單，從開始就不斷地遇到問題和困難，但是這樣更鍛煉了自己的思維，如何去把理論和實踐結合，許多事情經過了自己去想，有思考，有實踐，就會有收獲，收獲就意味著我的集成電路設計技術有了提高。在實習中，我鍛煉了自己動手技巧，提高了自己解決問題的能力。除此以外，我還學會了如何更好地與別人溝通，如何更好地去陳述自己的觀點，如何說服別人認同自己的觀點。特別感謝為組織我們這次畢業實習，一直辛苦工作的程鴻亮、高云霞和樊小紅老師。通過這次實習，能夠充分認識到自己在這方面的不做，同時也明確了以后自我學習中需要重點加強的部分。在核心環節上，我對于硬件接口連接上存在不少疏漏和不足的，我花了較長的時間來掌握PIN口定義和連接，而在程序編寫部分則比較順利。實習是每一個大學畢業生必須擁有的一段經歷，它使我們在實踐中了解社會，讓我們學到了很多在課堂上根本就學不到的知識，也打開了視野，增長了見識，為我們以后更好地服務社會打下了堅實的基礎。做為一個剛踏入社會的年輕人來說，什么都不懂，沒有任何社會經驗。實踐出真知，縱觀古今，所有發明創造無一不是在實踐中得到檢驗的。理解各種存儲器件的控制方法，通過閱讀存儲器的數據手冊能夠在FGPA芯片上架設控制端口并配置相關參數。這也培養了我們的責任感。本次實習的目的是使我們對FPGA平臺，QUARTUS2設計軟件， NIOS2軟核，MATLAB軟件，集成電路設計方法等有一定的理論和實踐基礎，了解一些初步的線路原理以及通過線路圖安裝、調試、下載和仿真的方法；對大規模集成電路設計技術等方面的專業知識做初步的理解；培養和鍛煉我們的實際動手能力，使我們的理論知識與實踐充分地結合，作到不僅具有專業知識，而且還具有較強的實踐動手能力，能分析問題和解決問題的高素質人才。 其中，在基于NiosII的SoPC嵌入式系統中，幾乎所有的應用設計都需要使用Flash來保存在NiosII中運行的程序代碼、非易失性數據和FPGA的配置數據。一方面，它是可編程片上系統，即由單個芯片完成整個系統的主要功能，并具備軟硬件系統可編程的能力；另一方面，它內嵌處理器IP核，具有靈活的設計方式，用戶可根據需要隨意配置、構建、裁剪處理器IP核。SoC從整個系統的角度出發，把處理機制、模型算法、芯片結構、各層次電路，直至器件的實際電路緊密連接起來，在單個(少數幾個)芯片上實現整個系統的功能。語句中的LED_BASE,用剛才在SOPC系統里所給定的IO口名稱LED。 i = 0。 0x81) 　　　{ 　　　　dir = (dir ^ 0x1)。int alt_main (void){　 alt_u8 led = 0x2。在這個平臺按預期要求上電和運行。使用Altera的框圖工具，我們通過Avalon片內總線將生成的硬件過程和Nios處理器相連。為了達到這一目的，我們從CoDeveloper工具中選用Altera Nios Platform Support Package，處理相關的Impulse C源文件。不同的目標板往往使用不同的Flash器件，并且Flash與FPGA的引腳連接以及FPGA的型號也不相同。NiosII的IDE Flash Programmer采用兩步驟將數據寫入Flash中。Altera Nios開發包包括所有編譯和綜合硬件和軟件應用至FPGA目標所需的硬件和軟件（包括自動生成的表示硬件過程的HDL源文件和表示軟件過程的C源代碼）。這個時候你可以在Quartus II軟件下方的Message框里面看到這么一個信息：Info: Successfully loaded and ran Tcl Script File F:\VerilogHDL Exp\exp3\。保存這個文檔（），軟件會自動把你加到項目里面，然后點ToolsTCL Scripts…，出現下面這個界面： 點擊ok，輸入下面的代碼： 選擇不需要使用的IO功能。 選擇配置器件，如果要下載程序到EPCS1的話。（3）選擇所用的FPGA器件EP1C3T144C8，以及進行一些配置。 1_0111_1101_0111_1000_0100_0000 begin reg [24:0] counter。 reg [7:0] LED。 input CLK,reset。 output[7:0] LED。 程序代碼： // Light 8 LED (water light)// Designed By Smokingfish zhiyuhmodule exp3(LED,CLK,reset)。 FPGA輸出的數據就應該首先是11111110，隔1秒鐘變成11111100……一直變化到00000000，這就可以實現流水燈了。 從圖11中可以看到場同步狀態機的場消隱前肩v_front和消隱后肩v_back以及場消隱脈沖所占用的行數。（三）仿真結果及其說明以上各功能模塊在MAX+PLUS II軟件中的仿真結果如圖圖8所示。通過一個三進制計數器mode對該輸入進行計數，每當按鈕被按下一次，計數器mode的值就加1。豎彩條發生模塊根據行點數器h_t的計數值來產生彩條，其流程圖如圖8所示。2. 彩條信號產生模塊當場計數器的計數值到達479時，場狀態機翻轉，進入場消隱前肩v_front狀態,當v_t的值為497時,狀態機v_state進入場同步狀態v_sync,場同步信號Vs此時輸出低電平。 當行狀態機h_state復位時，即進入h_video狀態，它對應每行的有效顯示區域。圖7其中，行點數計數器是800進制計數器，場行數計數器是525進制計數器(行同步狀態機h_state有h_video、h_front、h_sync、h_back四種狀態，它根據行點數計數器的計數值來進行狀態轉換；場同步狀態機v_state有v_video,v_Front,v_sync,v_Back四種狀態,它根據場行數計數器的計數值來進行狀態翻轉。為了方便調試電路，開始調試時，不是使用接口電路板，而是使用FPGA中的剩余邏輯來產生VGA，SVGA等格式的時序信號和彩條信號，所產生的信號穩定可靠。(二)設計方案——VGA時序信號及彩條信號的產生圖5 圖像格式的信號時序圖中Vsync為場同步信號，每場有525行，其中480行為有效顯示行，45行為場消隱期。NOR的傳輸效率很高,在1～4MB的小容量時具有很高的成本效益,但是很低的寫入和擦除速度大大影響了它的性能。　　相“flash存儲器”經常可以與相“NOR存儲器”互換使用。由于受到數碼設備強勁發展的帶動， NAND閃存一直呈現指數級的超高速增長.　　NOR和NAND是現在市場上兩種主要的非易失閃存技術。 NAND 閃存的缺點在于讀速度較慢，它的I/O端口只有8個，比NOR要少多了。NAND型閃存的擦和寫均是基于隧道效應，電流穿過浮置柵極與硅基層之間的絕緣層，對浮置柵極進行充電（寫數 據）或放電（擦除數據）。閃存的存儲單元為三端器件，與場效應管有相同的名稱：源極、漏極和柵極。DDR的讀寫頻率從DDR200到DDR400，DDR2從DDR2400到DDR2800，DDR3從DDR3800到DDR31600。SDRAM從發展到現在已經經歷了四代，分別是：第一代SDR SDRAM，第二代DDR SDRAM，第三代DDR2