正文內容

數字電子技術基礎習題答案(完整版)

2025-09-11 01:41上一頁面

下一頁面

　　

【正文】為低電平，喇叭不響。用CT74290利用反饋歸零法實現八進制計數器，然后再對計數器的輸出進行譯碼，從而實現需要的輸出。圖P524a（2）由狀態轉換圖可以得到次態卡諾圖如圖P524b。用此方法分析可得下表：接低電平的輸入端000100100011010001010110011110001001fz∶fcp1/91/81/71/61/51/41/31/20fz0f0519 波形圖如圖P519所示。求出輸出方程和驅動方程圖P511（b）（3）檢查自啟動能自啟動（4）畫出邏輯圖（a）八進制計數器（b）七進制計數器 CT74290（Ⅰ）為三進制計數器，CT74290（Ⅱ）為六進制計數器，因此電路為3*6=18進制計數器。（1）按照給定的狀態轉換圖畫出次態卡諾圖如圖T510（a）所示，求出、狀態方程，選用D觸發器，即得到驅動方程。此電路為一能自啟動的同步五進制計數器。 (1) 存在負向尖峰脈沖。(2) (1)D0=D3=D5=D6=0；D1=D2=D4=D7=1。 Y0=B ：。：：，可以在此范圍內選取某一標稱阻值，如選或。 Y4= (2)無冒險；(3)無冒險；(4)存在正向尖峰脈沖。計數器有六個獨立狀態，狀態轉換圖如圖P56所示。（a）圖P510（a）、的卡諾圖分別如圖P510（b）（c）（d）所示。該圖為六進制計數器。圖P519 CT161（Ⅰ）為九進制計數器，CT74161（Ⅱ）為四進制計數器Z與CP頻率比為1：36 可采用多種方法構成圖P521（3）（4）. 圖T521 方案一，采用反饋歸零法，（100）D=（11000100）B，如圖P522（a）所示。圖P525b（3）選用JK觸發器，由次態卡諾圖得到電路的狀態方程和驅動方程。（1）譯碼真值表如表P528b。當細銅絲拉斷時，555 定時器的RD 置成高電平，Q輸出方波信號，喇叭發出報警聲。解：PAL相對于PROM而言，使用更靈活，且易于完成多種邏輯功能，同時又比PLA工藝簡單，易于實現。通過對與邏輯陣列編程，可以獲得不同形式的組合邏輯函數。② 延遲可預測能力。⑤ 在編程上，FPGA比CPLD具有更大的靈活性。每個LAB中包含16個宏單元，其中每個宏單元有一個可編程的與陣列、一個固定的或陣列以及一個可編程的寄存器。解：FLEX 10K系列器件中哪個是易失性的。：。：和極性相同，即和極性相反，且滿足。：11位。I/O控制塊負責輸入、輸出的電氣特性控制，比如可以設定集電極開路輸出、三態輸出等。FPGA在邏輯門下編程；而CPLD在邏輯塊下編程。③ 適合場所。GAL是在PAL的基礎上發展起來的，它繼承了PAL的與或陣列結構，不同的是它采用了電擦除可編程的E2CMOS工藝制作，有電擦寫反復編程的特性。它由可編程的與邏輯陣列、固定的或邏輯陣列和輸出電路三部分組成。（2）TW==50103106=（3）第7章自測題判斷題1.√ 2.√ 3.√ 4. 5. 6. 7. 8.√ 9.√ 10.√ 選擇題 6 .A 13ACD 填空題1. 存儲容量存取時間 2．電容，暫時存儲信息，地址譯碼器，讀/寫控制，存儲矩陣3．掩膜ROM、可編程ROM、可擦除可編程ROM習題：:把上述式子轉化成最小項的形式：需用4片RAM芯片，接線圖為：I/O0I/O10241R/W CS A9…A0……I/O1

點擊復制文檔內容

高考資料相關推薦

數字電子技術基礎習題答案(完整版)

數字電子技術基礎模擬試題及答案(二)-資料下載頁

數字電子技術基礎測試題及其答案-資料下載頁

數字電子技術基礎(2)-資料下載頁

數字電子技術基礎簡明教程復習題-資料下載頁

數字電子技術基礎(三)-資料下載頁

數字電子技術復習題參考答案-資料下載頁

數字電子技術基礎—試題—填空-資料下載頁

數字電子技術復習基礎題-資料下載頁

數字電子技術基礎—試題—選擇-資料下載頁

數字電子技術理論基礎-資料下載頁

數字電子技術基礎教程-資料下載頁

數字電子技術基礎試卷、題庫-資料下載頁

數字電子技術基礎習題答案-文庫吧在線文庫

數字電子技術基礎習題答案(完整版)

數字電子技術基礎習題答案(更新版)

數字電子技術基礎習題答案(專業版)

數字電子技術基礎習題答案(留存版)