基于veriloghdl及aes加密電路設(shè)計(jì)(專業(yè)版)

　　

【正文】 當(dāng)我終于從考研、畢設(shè)、找工作這一件件瑣事中抽身而出時(shí)，才發(fā)現(xiàn)四年的大學(xué)生活已然走到盡頭。 DC生成的門級電路和報(bào)告如圖44444所示，為DC綜合后的門級電路圖。密鑰擴(kuò)展模塊狀態(tài)機(jī)及外部接口分別如圖31312所示，仿真波形如圖313所示。位變換模塊外部接口如圖35所示。硬件描述語言發(fā)展至今，已經(jīng)衍生出了多種針對于不同應(yīng)用目的硬件描述語言。③密鑰加層：進(jìn)行輪密鑰加變換（AddRoundKey），控制子密鑰的產(chǎn)生，使明文與擴(kuò)展出的密鑰更有效地結(jié)合。因此，可想而知在我們現(xiàn)實(shí)生活的應(yīng)用中，所要加密的明文位寬不可能完全一致，有可能高于或低于分組長度，鑒于現(xiàn)實(shí)應(yīng)用的多樣性，AES加密算法就有必要應(yīng)用不同的工作模式，這樣才能達(dá)到最優(yōu)的工作效率。令數(shù)據(jù)字節(jié)表示成，那么 。以下列舉兩個(gè)方法：(1) 結(jié)合表21進(jìn)行查表；(2) 使用CAD工具優(yōu)化邏輯功能，合成并優(yōu)化邏輯函數(shù)，計(jì)算元素的反演。那么乘積結(jié)果減，與 16進(jìn)制數(shù) {1B} 異或。 AES 加密算法的數(shù)學(xué)理論 含有有限個(gè)元素的域有限域的，我們把它定義成一個(gè)域中包含的要素的個(gè)數(shù)是有限的，且這個(gè)集合中單個(gè)要素的個(gè)數(shù)我們將它定義成有限域的階。另外，由于本次畢設(shè)的最終要求是完成版圖的設(shè)計(jì)，所有工作都是基于模擬層面，不需要制作出昂貴的板子，所以課題要求選擇用抗干擾能力更強(qiáng)的ASIC方法來實(shí)現(xiàn)AES加密電路。 課題主要研究內(nèi)容 設(shè)計(jì)流程的介紹要設(shè)計(jì)一個(gè)AES加密電路，其核心就是AES加密算法的實(shí)現(xiàn)。本文的主要研究對象是傳統(tǒng)的基于數(shù)學(xué)的密碼理論。 Algorithm 。 學(xué)生簽名:日 期:基于Verilog HDL的AES加密電路設(shè)計(jì)摘 要 現(xiàn)在的信息化社會，計(jì)算機(jī)技術(shù)正飛速地朝著快速、便攜方向發(fā)展，這就意味著電子形式的數(shù)據(jù)及個(gè)人信息正逐漸被我們廣泛使用。就拿我們息息相關(guān)的現(xiàn)實(shí)生活來說，我們的私人賬號，個(gè)人密碼，網(wǎng)絡(luò)賬戶資料等信息在互聯(lián)網(wǎng)上的傳輸交換過程都離不開加密技術(shù)，有了足夠安全的加密方法，我們才能更從容地享受信息時(shí)代的極大便利性。 數(shù)據(jù)加密標(biāo)準(zhǔn)的研究現(xiàn)狀DES聯(lián)邦加密標(biāo)準(zhǔn)是從1972年開始提出計(jì)劃，并歷時(shí)4年，克服種種困難，在全球各優(yōu)秀的加密算法中鶴立雞群，在1976年一舉拿下美國聯(lián)邦標(biāo)準(zhǔn)的桂冠。 軟硬件實(shí)現(xiàn)方式的介紹其實(shí)要想實(shí)現(xiàn)AES算法有兩種手段，即軟件實(shí)現(xiàn)和硬件實(shí)現(xiàn)。分組密碼把明文按一定長度進(jìn)行分組，一般為128位，然后同長度可擴(kuò)展的密鑰分組一起被送入加密算法，經(jīng)過一系列的變換和復(fù)雜運(yùn)算，最終將明文分組轉(zhuǎn)換成位寬相同的密文分組，加密過程至此結(jié)束。 ()需要注意的是，此多項(xiàng)式的系數(shù)是一個(gè)8位二進(jìn)制數(shù)的每一位的數(shù)值，即非0即1。乘法逆元素和仿射變換。為了減少了一些不必要的資源浪費(fèi)，字段轉(zhuǎn)換只應(yīng)用于Sbox計(jì)算。一輪128位關(guān)鍵是需要在每一輪的AES操作。 1）電子密碼本模式（ECB）電子密碼本模式，分組長度128位，若明文長度不足128位的話，就在空缺的數(shù)據(jù)位上添加上空字符。而輪密鑰相加階段的逆就是用同樣的輪密鑰和分組相異或的過程。與此同時(shí)Tcl/Tk技術(shù)、單一內(nèi)核仿真技術(shù)和直接優(yōu)化編譯技術(shù)這些看家本領(lǐng)無疑都成為Modelsim軟件的加分點(diǎn)，這些獨(dú)有的技術(shù)造就了其速度快且代碼編譯不受使用平臺的限制等優(yōu)點(diǎn)。因此，列混合變換實(shí)際就是對字變換和字節(jié)變換的調(diào)用。綜合過程包括轉(zhuǎn)譯（Translation）、優(yōu)化(Opitimization)和映射(Mapping)這三個(gè)步驟。在這個(gè)背景下，本課題選擇了對現(xiàn)今最高級的AES加密算法進(jìn)行研究。最后，感謝和我共度大學(xué)美好時(shí)光的2014屆電子科學(xué)與技術(shù)專業(yè)的同學(xué)們，感謝電子工程系的所有授課老師，感謝在背后支持我的親人和朋友。 展望 加密、破解這兩者就好似彈與甲一樣，兩者相互對立，并在相互競爭中螺旋上升。它能夠滿足5千萬門級、時(shí)鐘頻率達(dá)到GHz等技術(shù)需求。并行擴(kuò)展：輪運(yùn)算與子密鑰的生成是同步的，即每一輪輪運(yùn)算開始的同時(shí)，下一輪運(yùn)算所需要的子密鑰也相應(yīng)地產(chǎn)生了。AES加密模塊頂層的外部接口及部分端口功能說明分別如圖3表31所示。理解這些知識點(diǎn)對更深層次、更透徹地理解AES加密算法大有幫助，此外，這也為后續(xù)的加密電路的設(shè)計(jì)工作打下了良好的基礎(chǔ)。密碼反饋模式的工作方式與CBC有很大的相似性。圓鍵可以動態(tài)生成數(shù)據(jù)轉(zhuǎn)換，或者他們是提前計(jì)算和存儲，以供后續(xù)使用。結(jié)果映射在()、()的正逆矩陣中。仿射變換,但是需要少量的門電路，這就會造成一定的延遲。這樣才能讓乘法運(yùn)算在有限域中具有封閉性。從圖22（a）中可以看出，SP結(jié)構(gòu)從上往下依次是輪輸入、S層、P層、輪輸出，然后子密鑰作用于S層。 硬件實(shí)現(xiàn)方法又可分為專用集成電路(ASIC)方法和現(xiàn)場可編程邏輯門陣列（FPGA）方法。然而事實(shí)證明三重DES并不能提供理論上的168位加密的安全性能。 研究現(xiàn)狀 國內(nèi)外加密算法的研究現(xiàn)狀密碼技術(shù)主要由密碼編碼技術(shù)和密碼分析技術(shù)兩部分組成。因此，本文先對AES算法的原理進(jìn)行了介紹，包括S盒、行列混合變換及AES流水線結(jié)構(gòu)等。設(shè)計(jì)AES加密電路的核心就是AES加密算法的實(shí)現(xiàn)。緒論部分我將著重介紹國內(nèi)外加密算法以及數(shù)據(jù)加密標(biāo)準(zhǔn)的研究現(xiàn)狀，對課題主演研究的內(nèi)容作簡要概括，并對比軟硬件實(shí)現(xiàn)方式的優(yōu)缺點(diǎn)，在此基礎(chǔ)上介紹設(shè)計(jì)流程。因此，后續(xù)曾經(jīng)出現(xiàn)過DES的升級版本，叫做三重DES。 缺點(diǎn)：設(shè)計(jì)成本較高，且開發(fā)相對困難，靈活性不佳。LiRiFKiLi+1Ri+1輪 輸 入S 層輪 輸 出P 層子密鑰 (a) (b)圖22：網(wǎng)絡(luò)結(jié)構(gòu)由于AES算法使用的結(jié)構(gòu)類型是SP，因此，本文著重介紹SP網(wǎng)絡(luò)結(jié)構(gòu)。選取一個(gè)L次多項(xiàng)式，稱其為約化多項(xiàng)式。這種情況下，主要問題是如何實(shí)現(xiàn)高效Sbox。元素可以被映射到元素，利用多項(xiàng)式表示元素，其中是初始的不可約多項(xiàng)式。3) 列混合變換MixColoumns 列混合變換屬于代替變換,列混合運(yùn)算表達(dá)式為：4）密鑰加法（AddRoundKey）密鑰加法KeyScheduling擴(kuò)展初始128位密碼鍵生成圓鍵。然后將該8比特的數(shù)據(jù)移動到隊(duì)列的最后，其它位依次左移動8個(gè)比特。全方位地闡述了AES算法的工作原理。其總體架構(gòu)如圖31所示。密鑰的擴(kuò)展根據(jù)擴(kuò)展時(shí)序又能夠被分成非并行擴(kuò)展和并行擴(kuò)展。 Synopsys Astro Synopsys Astro是一個(gè)優(yōu)化、布局、布線的設(shè)計(jì)環(huán)境，它是為超深亞微米（UDSM）IC設(shè)計(jì)訂制的。最后利用Synopsys DC和Astro分別完成AES加密電路的綜合和布局布線工作，得到最終的AES加密電路的版圖。參考文獻(xiàn)[1] 集成電路CAD與實(shí)踐，李冰編著，電子工業(yè)出版社，2009[2] AES算法的安全性分析及其優(yōu)化改進(jìn)，賈旭，吉林大學(xué)，2010[3] 基于VERILOG的AES加密算法的實(shí)現(xiàn)，虞歡，東南大學(xué)[4] AES算法原理及其實(shí)現(xiàn)，何明星，西南交通大學(xué)計(jì)算機(jī)與通信工程學(xué)院，林昊，四川工 業(yè)學(xué)院計(jì)算機(jī)科學(xué)與工程系[5] Thongkhome, K. 。并用ASIC方法實(shí)現(xiàn)AES加密電路。轉(zhuǎn)譯是軟件根據(jù)預(yù)設(shè)自動地將硬件描述語言翻譯成與其相對應(yīng)的功能模塊（包括模塊之間的拓?fù)浣Y(jié)構(gòu)）的過程。另外，由于shiftrows模塊是一個(gè)簡單的以字節(jié)為單位的循環(huán)移動過程，所以該模塊可以在列混合變換模塊中體現(xiàn)，從而節(jié)省空間，提高運(yùn)算效率。個(gè)性化的圖形界面以及可自由配置的用戶接口等因素都讓Modelsim成為仿真軟件的首選。事實(shí)上AES的加密過程和解密過程相類似，加密過程是正運(yùn)算，解密過程就是相應(yīng)的逆運(yùn)算。由于AES加密算法的特性，決定了電子密碼本模式只能在明文分組較少的實(shí)例中擁有良好表現(xiàn)，一旦碰到分組數(shù)量較多且重復(fù)率較高的情況，ECB模式速度快的優(yōu)勢就無法彌補(bǔ)其安全隱患的缺陷了。然而只有32位:4字節(jié)替換8位的需求。沒有必要進(jìn)一步分解復(fù)合場最低的地場。每個(gè)字節(jié)的乘法逆元素運(yùn)算： ()仿射變換（這個(gè)步驟執(zhí)行）： () 加密過程 解密過程添加常數(shù),是為了防止Sbox沒有定點(diǎn),或沒有相反的定點(diǎn)。舉個(gè)列子，現(xiàn)在有一個(gè)多項(xiàng)式，那么它對應(yīng)的8位二進(jìn)制數(shù)就是1010011，因此，其對應(yīng)的十六進(jìn)制數(shù)就是{A3}。相反，解密過程就是一個(gè)