基于fpga的出租車計費器設計論文(編輯修改稿)

　

【文章內容簡介】 優點是穩定性好，抗干擾能力強，非常適合作為計程車的計價器系統的控制核心 。 方案的確定 從以上兩種方案的比較 可以看出基于 FPGA 的設計方案要優于基于單片機的設計方案基于 FPGA 的設計 方案穩定性更強且相對于單 片機的設計方案來說它更易于將來進行功能擴展 。 因此 我確定采用基于 FPGA 的出租車計費器 的設計方案 。 基于 FPGA 的出租車計費系統設計 14 5 出租車計費系統的設計 整體方案設計 設計的主要技術指標 實現計程車的計價器功能 。 一方面實現基本功能時，包括在行程中滿足 3公里以內計起步價 10 元，以后以 元 /公里計費 。 處于等待的狀態下滿足 2 分鐘以內計 2 元，以后以 元 /分計費 。 另一方面多功能的實現，計價器可以根據要求顯示需要的內容，可以根據選擇鍵選擇顯示總費用，總行程數和總乘車時間等等 。 1) 計 價范圍： 0～ ； 計價分辨率： 元； 2） 計程范圍： 0～ 99公里； 計價分辨率： 公里； 3） 計時范圍： 59 分； 計時分辨率： 1分鐘； 整體設計方案的實現 出租車計費器的控制系統以 FPGA 為核心控制器 。 如圖 51 所示，主要分為四個模塊 。分別為：秒分頻模塊、控制模塊、計量模塊和譯碼顯示模塊 。 秒分頻模塊使整個系統的同步工作，把系統提供的 32M 的晶振頻率進行分頻，得到所需要的秒信號（便于在以后的 計時中用到） 。 控制模塊是整個系統的核心部分，對各個部分起到了調控的作用 。 對計程車的工作狀態進行具體的定義 。 計量模塊也是系統中一個十分重要的模塊，它分為三個部分，分別為計價部分、計時部分和計程部分，是出租車計費系統多功能實現的保證 。 最后一個譯碼顯示模塊作用在于把計費器的工作情況（價錢、行程數、行程時間）反饋給乘客 。 四個模塊有機地結合在一起，實現了基于 FPGA 出租車計費系統的設計 。 華東交通大學畢設計 15 圖 51出租車計費器組成方框圖 模塊的設計 秒分頻模塊 1） 秒分頻 的 對頻率為 100Hz 的輸入脈沖進行分頻， 得到頻率為 1Hz 的頻率。分頻模塊的電路符號圖如下圖 5－ 2 所示。 從圖中可以看出分頻模塊有兩個輸入信號，一個是 clk 時鐘信號。另一個是 計費器的使能信號 start。 圖 5－ 2 分頻模塊電路符號圖 分頻模塊的主要源代碼如下： if start=39。039。 then 此 IF語句中得到分頻器的使能信號 基于 FPGA 的出租車計費系統設計 16 f_1=39。039。 Q_1=0。 else if Q_1=99 then 此 IF語句是得到頻率為 1Hz 的頻率信號和 1 公里脈沖 Q_1=0。 F_1=39。139。 else Q_1=Q_1+1。 F_1=39。039。 end if。 end if。 2）秒分頻模塊的波形仿真圖如下圖 5－ 3 所示： 從圖中可以看到當 Q_1 計數達到 99 的時候那么 f_1 就產生一個 1公里脈沖信號。 圖 53分頻器仿真圖 控制模塊 1） 控制模塊對整個系統進行控制作用，支配系統的工作狀態 。 描述了出租車計 費器整個工作過程的狀態 。 它是計費器工作的核心 。 控制模塊的電路符號圖如下圖 5－ 4 所示： 從圖中可以看到控制模塊 有 3 個輸入端口 即 clk時鐘信號， start 計價使能信號和 stop 等待信號。 圖 5－ 4 控制模塊的電路符號圖 控制模塊 的主要源代碼如下： if start=39。039。 then 華東交通大學畢設計 17 en0=39。039。 en1=39。039。 elsif stop=39。039。 then en1=39。039。 if k1amp。k000000011 then 此 IF 語句得到 en0使能信號 en0=39。139。 else en0=39。039。 end if。 elsif stop=39。139。 then en0=39。039。 if m1amp。m000000010 then 此 IF 語句得到 en1 使能信號 en1=39。139。 else en1=39。039。 end if。 end if。 2)控制模塊的波形仿真圖如下圖 5－ 5 所示： 從仿真圖中可以看出 輸出信號 e0 和 e1 的為輸出信號 （當 en0=1 時說明出租車行駛超過了 3 公里，此時出租車按照每公里 元計費，當 en1=1 時說明出租車等待超過了 2分鐘此時出租車按每分鐘 元計費）。 圖 55 控制模塊 波形 仿真圖 計量模塊 計量模塊是本系統中一個十分重要的部分 ,是計程車計價器系統多功能實現的保證 。 計量模塊其實在整個系統中就充當一個計算器的功能 。 它是計 價、計時、計程功能的具體實現 。 基于 FPGA 的出租車計費系統設計 18 1） 計價部分：由計程車的起步費 6元加上等待過程中的計費 /分，再加上行進過程中的計費 元 /公里，然后再把計算出來的數分別以百元，十元，元，角的單位表示出來，送去顯示譯碼模塊 。 （ 1） 計價部分電路符號圖如圖 5－ 7所示 ：圖中的輸出信號 cha3,cha2,cha1,cha0分別表示的時計費輸出部分的百元，十元，元，角 的輸出。 圖 57 計價部分的電路符號圖 計價部分 的主要源代碼如下所示： if en0=39。139。then 說明超過了三公里； if(c191)then 加到 19 角就說明車子行駛了 1公里； c19:=c19+1。 if(c19=1)then temp0=k0。 end if。 上面這幾句完成超過三公里的時的計費功能 。 elsif(en1=39。139。)then if(c1515)then――此 IF 語句完成等待計費功能 。 c15:=c15+1。 if(c15=1) then temp1=m0。 end if。 此部分代碼完成等待超過 2分鐘時的計費功能 。 （ 2）計價部分的波形仿真如圖 5－ 8所示： 從仿真圖可以看出 cha3,cha2,cha1,cha0在各個時間段的輸出數據。 華東交通大學畢設計 19 圖 5－ 8 計價部分的波形仿真圖 2） 計時部分： 是對乘客的乘車時間進行計時（包括等待的時間和行進的時間），分別以秒和分的形式送去顯示譯碼模塊，到 59 分時自動歸零 。 （ 1） 計時部分電路符號圖如下圖 59所示 ： 圖 59計時部分電路符號圖 完成計時 部分的主要源代碼如下： if w=59 then w=0。 ―― 此 IF 語句完成等待計時 if m0=1001 then m0=0000。――此 IF 語句完成分計數 if m1=101 then m1=000。 else m1=m1+1。 end if。 else m0=m0+1。 end if。 基于 FPGA 的出租車計費系統設計 20 else w=w+1。 end if。 （ 2）計時部分的波形仿真圖如圖 5－ 10 所示： m0 的計時輸出為 4分鐘。 圖 5－ 10 計時部分的波形仿真圖 3） 計程部分：對當前行進過程中所走的公里數進行計算，最大范圍為 99 公里 。同樣也送入譯碼顯示模塊 。 由于計程部分和計時部分的原理基本相同，不同的只是計時是是當計數器計到 59 時發生跳變 ，而計程時則是當計數器達到 99 時 才產生一個 跳變。 （ 1） 計程部分的電路符號圖 如下圖示 5－ 11 所示 ： 完成計程部分的主 要源代碼如下如所： if start=39。039。 then k1=0000。 k0=0000。 elsif stop=39。039。then if k0=1001 then k0=0000。 if k1=1001 then k1=0000。 else 華東交通大學畢設計 21 k1=k1+1。 end if。 else k0=k0+1。 end if。 end if。 （ 2） 計程部分的波形仿真圖如圖 可以用圖 5－ 12 所示：當 k0 計數達到 9時 k1（即里程的十位數變為 1） 圖 5－ 12 計程部分波形仿真圖 譯碼顯示 輸出 模塊 譯碼顯示 輸出 模塊是建立在內部系統和觀測人之間的橋梁 。 通過譯碼顯示模塊，人們才能得到想要的信息 。 可見，它也是系統中一個必不可少的部分 。 1） 這里的譯碼顯示模塊包括四個譯碼器和四個七段顯示數碼管 。 它可以根據需要在價格、時間、路程三者之間互相轉換 。 通過對輸入模塊的選擇信號判斷，而顯示計程車運行的狀態，比如說計價多少、走了多長時間、走了多少路程等 。 由數碼管進行顯示 。 七段顯示數碼管 （ 1） 七段數碼顯示管的電路圖符號圖如下圖 5－ 13所示 . 圖 5－ 13七段數碼顯示管電路符號圖 （ 2） 七段數碼顯示管的波形仿真圖如下圖 5－ 14 所示： 基于 FPGA 的出租車計費系統設計 22 圖 514 七段數 譯碼顯示 仿真圖 2） 譯碼顯示輸出部分 （ 1） 的電路符號圖如下圖 5－ 15 所示： 圖 515 譯碼顯示輸出部分 電路符號圖 譯碼顯示輸出部分的主要代碼如下： if f_139。event and f_1=39。139。 then if start=39。039。 then min1=0000。min0=0000。 km1=0000。km0=0000。 cha3=0000。cha2=0000。cha1=0000。cha0=0000。 else min1=39。039。amp。m1。min0=m0。 km1=k1。km0=k0。 cha3=c3。cha2=c2。cha1=c1。cha0=c0。 end if。 end if。 （ 2）譯碼顯示部分 的仿真圖如下圖 5－ 16 所示 ： 華東交通大學畢設計 23 圖 516 譯碼輸出部分仿真圖 整體 原理與仿真 1) 出租車計費器 首先 通過傳感器測出 輪子是否有運動，如果沒有 開 動，則自動開始記錄時間，達到一定時間要加收時間等待費用，如果在一定的時間內運動了，則記錄輪子的轉圈數 ,從而自動計算出輪子 轉動的圈數 的長度 由此計算出出租車行駛的距離 。 出租車計費器的電路圖符號如下圖所示 515 所示： 圖 515 出租車計費器的電路圖符號 基于 FPGA 的出租車計費系統設計 24 2)整體 仿真 圖如下 圖 415 所示 ： 圖 415出租車計費系統 的 仿真圖 結果分析 從仿真圖中我們可以看出此出租車計費器總共行使了 6公里，在中途停車等待累計時間為 4分鐘，因此可以得出：總費用 =10+*6+*4= 。 結論 本課題實現現在已經存在一出租車計費器的一般功能 ，如計費， 等待 計時， 里程計算，以及費用，時間和里程的顯示功能 。 該設計的前期工作是 圍繞 現有的出租車計費器 ， 從它