基于fpga的16qam調(diào)制解調(diào)電路設(shè)計畢業(yè)設(shè)計論文(編輯修改稿)

　

【文章內(nèi)容簡介】 何實現(xiàn)調(diào)制解調(diào)器的軟件化是實現(xiàn)軟件無線電通用性、開放性的關(guān)鍵環(huán)節(jié)。多數(shù)傳統(tǒng)的數(shù)字調(diào)制解調(diào)是利用專門的調(diào)制解調(diào)芯片實現(xiàn)的，固化的硬件極大限制了設(shè)計的靈活性。本文在 FPGA 這一軟件無線電平臺上采用 verilog 語言的方式實現(xiàn) 16QAM 調(diào)制解調(diào)，靈活性好。 重慶郵電大學本科畢業(yè)設(shè)計（論文） 5 第三節(jié) 本文內(nèi)容和結(jié)構(gòu) 近些年，對數(shù)字 QAM 調(diào)制解調(diào)研究的相關(guān)文獻比較多。數(shù)字 QAM 調(diào)制解調(diào)技術(shù)自提出至今雖然己經(jīng)得到長足的發(fā)展，但研究的重心往往偏于 QAM 調(diào)制解調(diào)的各種模塊的算法實現(xiàn)。關(guān)于如何運用這些模塊搭建一個完整的 QAM 調(diào)制解調(diào)系統(tǒng)，并使其滿足設(shè)計性能的要求，目前相關(guān)的研究方法并不是很多。另外無線信道的復雜度對QAM 解調(diào)也提出了嚴峻的挑戰(zhàn)。所以，研究 QAM 調(diào)制解調(diào)技術(shù)及其 FPGA 實現(xiàn)有著及其重要的現(xiàn)實意義。 本課題主要將對 QAM 調(diào)制解調(diào)技術(shù)進行研究，在深入研究理論的基礎(chǔ)上完 成調(diào)制解調(diào)系統(tǒng)中關(guān)鍵模塊 的設(shè)計實現(xiàn)。本文主要討論了 16QAM 調(diào)制解調(diào)器中載波恢復、正交相干解調(diào)、要求在一片 FPGA芯片上實現(xiàn)，工作量較大，具有一定難度。利用 Quartus II 軟件搭建了 16QAM 調(diào)制解調(diào)系統(tǒng)，是系統(tǒng)算法的快速實驗平臺，對整個系統(tǒng)有著舉足輕重的作用。載波恢復采用 DDS 實現(xiàn)，既簡單又快速。采樣判決采用門限設(shè)計來實現(xiàn)。 第四節(jié) 本章小結(jié) ? 第一章介紹了課題背景、意義、 QAM 技術(shù)發(fā)展概要及應(yīng)用現(xiàn)狀和論文內(nèi)容。 ? 第二章分析了 16QAM 調(diào)制解調(diào)的整體設(shè)計， 16QAM 頂層模塊原理和程序?qū)崿F(xiàn)。 ? 第三章分析了 16QAM 調(diào)制的原理與設(shè)計， 16QAM 發(fā)送端各個模塊的程序?qū)崿F(xiàn)。 ? 第四章分析了 16QAM 解調(diào)的原理與設(shè)計， 16QAM 接收端各個模塊的程序?qū)崿F(xiàn)。 ? 第五章給出了各個分模塊在 Quartus II 軟件平臺上的仿真結(jié)果和調(diào)制、解調(diào)系統(tǒng)整體調(diào)試。 ? 第六章總結(jié)了本文的主要內(nèi)容和創(chuàng)新點，指明了下一步的研究方向。 重慶郵電大學本科畢業(yè)設(shè)計（論文） 6 第二章 QAM 調(diào)制解調(diào)整體設(shè)計 引言：正交幅度調(diào)制 16QAM 是一種振幅和相位的聯(lián)合鍵控。在多進制聯(lián)合鍵控體制中，相位鍵控的帶寬和功率占用方面都具有優(yōu)勢，即帶寬占用小和比特信噪比要求低。因此 MPSK 和 MDPSK 體制為人們所喜用。但是，在 MPSK 體制中，隨著 M 的增大，相鄰相位的距離逐漸減小，使噪聲容限隨之減小，誤碼率難于保證。為了改善在 M 大時的噪聲容限，發(fā)展出了 QAM 體制。在 QAM 體制中，信號的振幅和相位作為兩個獨立的參量同時受到調(diào)制 [1]。本章介紹了 16QAM 調(diào)制解調(diào)的原理，對原理及性能進行了數(shù)學分析，揭示了 16QAM 體制的優(yōu)勢所在，并用 SystemView 軟件對整個 系統(tǒng)進行行為級的仿真，為之后的 FPGA 實現(xiàn)提供了理論依據(jù)和可行性驗證。 第一節(jié) 16QAM 調(diào)制的方法和原理 16QAM 調(diào)制信號可以表示為： 2( ) [ ( ) ( ) ]j ftm e m c m su t R A jA g t e ???， ( 1, 2 , .. ., , 0 )m M T? ? ? ( ) c o s 2 ( ) sin 2 ,m c m sA g t ft A g t ft???? () 式中 mcA和 msA是電平值，這些電平值是通過將 2 比特序列映射為二進制 4 電平振幅而獲得的，()gt為信號脈沖，f是正交載波頻率， M 為進制數(shù)， 16QAM 調(diào)制中M 為 16。在調(diào)制過程中，作為調(diào)制信號的輸入四路數(shù)據(jù)兩兩結(jié)合，分別進入兩個電平轉(zhuǎn)換器，轉(zhuǎn)換成兩路 4電平數(shù)據(jù)，兩路 4電平數(shù)據(jù) mcA和 msA分別被載波 cos2 ft?和 sin2 ft?調(diào)制，然后相減，即可得到 16QAM 信號。 例如一個 16 位正交幅度調(diào)制信號的星座圖如圖 所示，該星座圖是通過用16QAM 中 M＝ 4PAM 的信號對每個正交載波進行振幅調(diào)制再將兩路幅值映射到x， y 軸得到的，星座點數(shù)為 4 4 16??。 圖 M=16 的 QAM 信號星座圖 同時 16QAM 調(diào)制信號還可以這樣表示： 重慶郵電大學本科畢業(yè)設(shè)計（論文） 7 2( ) [ ( ) ]mj j ftm e mu t R V e g t e? ??( 1 , 2 , .. ., , 0 )m M t T? ? ? () ( ) c os( 2 ) ,mmV g t ft???? 上式中22m mc msV A A， 1ta n ( / )m ms mcAA? ??，由此可以看出， QAM 調(diào)制信號可以看成是幅度和相位的聯(lián)合調(diào)制。如果 2kM?，那么 QAM 方法就可以達到以符號速率/BRk同時發(fā)送 2logkM?個二進制數(shù)據(jù)。對于 16QAM，系統(tǒng)能同時發(fā)送 4個串行二進制數(shù)據(jù)。圖 給出了 QAM 調(diào)制器的框圖。 圖 QAM 調(diào)制器框圖 將 (21)式變形，令 1 1 2 2( ) ( ) ( ) ( ) ( )m m mu t u t f t u t f t?? () 其中 1 ( ) 2 / ( ) c o s ( 2 )gf t g t ft??? 2 ( ) 2 / ( ) sin ( 2 )gf t g t ft?? 12[ , ]m m mu u u? [ / 2 , / 2 ]m c g m s gAA??? () 脈沖信號()gt的能量為g?，由此可得任意兩個信號間的歐氏距離是： ()m in || ||e mnd u u?? 平衡調(diào)制器 相位變換 平衡調(diào)制器 發(fā)送濾波器 本地振蕩 發(fā)送濾波器 串 /并轉(zhuǎn)換 二進制數(shù)據(jù) QAM信號 重慶郵電大學本科畢業(yè)設(shè)計（論文） 8 22[ ( ) ( ) ] / 2g m c nc m s nsA A A A?? ? ? ? () 當信號幅值取 { ( 2 1 ) , 1 , 2 , ..., }m M d m M? ? ?時，兩點間歐氏距離最小，為：()min 2e gdd??。 第二節(jié) 16QAM 解調(diào)方法和原理 解調(diào)實質(zhì)上是調(diào)制的逆過程，在理想情況下， 16QAM 信號的頻帶利用率為2log ( / / )M b s Hz，目前，對 QAM 信號的解調(diào)方法很多，其主要方法有以下三種：模擬相干解調(diào)、數(shù)字相干解調(diào)、全數(shù)字解調(diào)。 本文采用數(shù)字相干解調(diào)法對 QAM 進行解調(diào)，原理如圖 所示： 圖 QAM 解調(diào)器框圖 在接收端接收到的調(diào)制信號分別和兩路相互正交的載波信號相乘，化簡之后相同信號的表達式為： ( ) ( ) cosI t Y t wt? ( c o s s i n ) c o smmA w t B w t w t?? 1 1 1c o s 2 s in 22 2 2m m mA A w t B w t? ? ? () 正交信號表達式為： ( ) ( ) sinQ t Y t wt? ( c os si n ) si nmmA w t B w t w t?? 1 1 1c o s 2 + sin 22 2 2m m mB B wt A wt? ? ? () 其中 ()m mcA A g t?， ()m msB A g t?， ( ) c o s s inmmY t A w t B w t??， 2wf??， 經(jīng)過 2wf??， 經(jīng)過解調(diào)得到同相與正交兩路相互獨立的多電平基帶信號，然后把多重慶郵電大學本科畢業(yè)設(shè)計（論文） 9 電平基帶信號經(jīng)過低 通濾波器濾去高頻載波之后得到直流分量為 /2mA 和 /2mB ，再進行采樣判決、 L2 值電平轉(zhuǎn)換和并 /串轉(zhuǎn)換還原出基帶信號。此處 4L? 時為16QAM 相干解調(diào)。 第三節(jié) 本章小結(jié) 本章對 QAM 調(diào)制解調(diào)相關(guān)的基礎(chǔ)理論進行了研究，分別給出了調(diào)制端和解 調(diào)端的原理圖。在調(diào)制端，基帶脈沖成形原理是一個及其重要的部分，這里對與模塊設(shè)計相關(guān)的基帶成形作了說明。在解調(diào)端，對解調(diào)理論當中的基本原理作了闡述。本章通過對 QAM 調(diào)制解調(diào)相關(guān)理論的重點闡述，為后面進一步研究 QAM調(diào)制解調(diào)的仿真和 FPGA 實現(xiàn)都打下了很好的基礎(chǔ)。 重慶郵電大學本科畢業(yè)設(shè)計（論文） 10 第三章 QAM 調(diào)制器分模塊設(shè)計 通常，一個電子系統(tǒng)有多個不同的功能模塊構(gòu)成，但總有一個模塊將所有模塊連接起來，完成整個電子系統(tǒng)的協(xié)同工作，這個模塊就是頂層模塊。由頂層向底層逐層展開設(shè)計，各功能模塊的內(nèi)部結(jié)構(gòu)逐級得到深化和細化。 第一節(jié) FPGA 概述 接收端采取這種“自頂向下”（ Top→down ）的設(shè)計方法從系統(tǒng)級設(shè)計入手，在頂層進行功能方框圖的劃分和結(jié)構(gòu)設(shè)計；在方框圖一級進行仿真、糾錯，并用硬件描述語言對高層次的系統(tǒng)行為進行描述；在功能一級進行驗證，然后用邏輯綜合優(yōu)化工具生成具體的門級邏輯電路的網(wǎng)表 [10]。因為硬件描述語言可以比較抽象的層次上描述設(shè)計的結(jié)構(gòu)和內(nèi)部特征，而對系統(tǒng)進行行為描述的目的是在系統(tǒng)設(shè)計的初始階段，通過對系統(tǒng)行為描述的仿真來發(fā)現(xiàn)系統(tǒng)設(shè)計中存在的問題。 邏輯綜合功能將高層次的系統(tǒng)行為設(shè)計自動翻譯成門級邏輯的電路描述，做到了設(shè)計與工藝的獨立。軟件設(shè)計工作主要采用 Altera 公司 的 Quartus II 軟件進行自頂向下的設(shè)計和 Verilog 語言進行行為級描述設(shè)計， Quartus II 是美國 Altera 公司自行設(shè)計的一種 CAE 軟件工具，方便利用 EDA 方式設(shè)計 ASIC 芯片，支持嵌入式系統(tǒng)的開發(fā)、 DSP Builder、 SOPC 開發(fā)、 Signal Tap 邏輯分析儀、LogicLock 優(yōu)化技術(shù)等，是一個有力的開發(fā)工具。 Verilog 是一種以文本形式來描述數(shù)字系統(tǒng)硬件結(jié)構(gòu)和行為的語言，可以從上層到下層逐層描述設(shè)計思想，用一系列分層次的模塊表示復雜的數(shù)字系統(tǒng)，并逐層進行仿真驗證，把具體的模塊組合由綜合工具轉(zhuǎn)換成門級網(wǎng)表，最后利用布局布線工具把網(wǎng)表轉(zhuǎn)化為具體電路結(jié)構(gòu) [11]。本次設(shè)計中接收端的數(shù)字信號處理是建立在有符號數(shù)的運算上進行的。有符號數(shù)與無符號數(shù)的對應(yīng)關(guān)系為：一個 8 比特數(shù)系統(tǒng)可以產(chǎn)生 256 種不同的組合（ 0 至 255），其中前 128 種組合（ 0 至 127）表示正數(shù)，而后 128 種組合（ 128 至255）表示負數(shù)。無符號數(shù)的 0 至 255 對應(yīng)于有符號 數(shù)的 1 至 128 和 0 至 +127。假設(shè) 0 至 255 按順時針方向組成一圓周，則正數(shù)應(yīng)從 0 向順時針的方向數(shù)，而負數(shù)應(yīng)從 0 向逆時針的方向數(shù)。因此，對一個正數(shù)的二進制碼取反加 1 則得到相應(yīng)負數(shù)的二進制碼。正數(shù)的最高位均為 0 而負數(shù)的最高位均為 1[3]。如表 31 所示。 重慶郵電大學本科畢業(yè)設(shè)計（論文） 11 表 31 無符號數(shù)與有符號數(shù)的對應(yīng)關(guān)系 無符號數(shù) 二進制碼 16 進制碼 有符號數(shù) 0 0000 0000 00 0 1 0000 0001 01 +1 2 0000 0010 02 +2 … … … … 127 0111 1111 7F +127 128 1000 0000 80 128 129 1000 0001 81 127 … … … … 254 1111 1110 FE 2 255 1111 1111 FF 1 頂層模塊源代碼 //頂層模塊 module top(clk, //系統(tǒng)時鐘 rst, //復位 en, //使能信號 data_in, //1bit 信號輸入 data_out, //16QAM 信號輸出 DATA_I, //I 路對應(yīng)的量化值 DATA_Q)。 /