邏輯門電路tangppt課件(編輯修改稿)

　

【文章內容簡介】 Ω R 3 360 Ω R 5 3k T 1 T 2 T 3 T 4 T 5 N N P I v I i O i O v R T1發射結導通， T T5截止。 kRRRRRVVv BECCI 3)(11?=??=1 R R( Ω ) I v (V) 0 R off R on V IL max 對應于 vI=VIL= 關門（ T5截止）電阻 Roff。 kRR of f ?= 當 RRoff時， vI 隨 R近似線性增加。 由于 RRon= T5飽和導通 (0)，故稱 Ron為開門電阻。 綜上所述，當 RRoff時，等效輸入為低電平 0；當 RRon時（包括 R→∞ ，即輸入端懸空），等效輸入為高電平 1。 A V V CC 5 = R 1 3k R 4 100 Ω Y R 2 750 Ω R 3 360 Ω R 5 3k T 1 T 2 T 3 T 4 T 5 N N P I v I i O i O v R I 1 R R( Ω ) I v (V) 0 R off R on V IL max 當 RRon=， T1集電結導通， T T5飽和，限制 VvI ?VkRRvI =?=： 帶上負載后，負載電流與輸出電壓的關系曲線 。 有低電平輸出特性和高電平輸出特性 。 1）低電平輸出特性 A V V CC 5 = R 1 3k R 4 100 Ω Y R 2 750 Ω R 3 360 Ω R 5 3k T 1 T 2 T 3 T 4 T 5 N N P I v I i O i O v 當輸入為高電平（即 vI=VIH）時，輸出為低電平。 此時， T4截止， T T5飽和導通， T5可以吸入負載電流，稱為 灌電流。 CC V R 3 T 5 R L L i V OL 非門 T5飽和時，其集射極之間的等效電阻小（大約 20Ω），且基本不變，故輸出電壓隨負載電流線性增加。 2）高電平輸出特性 A V V CC 5 = R 1 3k R 4 100 Ω Y R 2 750 Ω R 3 360 Ω R 5 3k T 1 T 2 T 3 T 4 T 5 N N P I v I i O i O v 輸入低電平（即 vI=VIL）時，輸出高電平。 此時， T T5截止，T T4組成射極輸出器。 T4向負載輸出電流，稱為 拉電流。 CC V R L L i V OH 非門 T 3 T 4 R 4 100 Ω 當負載電流較小（負載電阻大）時，由于射極輸出器輸出電阻小，輸出電壓基本不變。 當負載電流較大（負載電阻小）時， R4上的電壓較大，使 TT4飽和，故輸出電壓基本上隨負載電流線性下降。 R4是限流電阻。 驅動相同系列的 TTL門的個數稱為扇出系數 ,記為 N。 當驅動門 G1輸出低電平 時，負載門的輸入電流近似等于輸入短路電流 IIS。 1 I i 2 I v (V) 4 I IH = 40 μ A I IS 0 V IL max I v I i 非門的輸入伏安特性 V IH m in 低電平輸出特性 V OL (V) L i (mA) 0 20 10 I LLmax V O Lmax ISLLL IIN m a x= 如果 G1吸入的最大低電平電流為 ILLmax，則驅動負載門的最大個數為： 當驅動門 G1輸出高電平時，負載門的輸入電流近似等于高電平輸入電流 IIH。 如果 G1輸出的最大高電平電流為 ILHmax，則驅動負載門的最大個數為： IHLHH IIN m a x=1 I i 2 I v (V) 4 I IH = 40 μ A I IS 0 V IL max I v I i 非門的輸入伏安特性 V IH m in G1輸出的最大高電平電流為 ILHmax，由輸出特性和允許的最大高電平功耗確定。 扇出系數為： 例如， 74H系列門電路的參數： IIS=, IIH=, ILLmax=16mA, ILHmax=,則 ? ???????==ISLLIHLHLH IIIINNN m a xm a x ,m i n,m i n1016, i n,m i n m a xm a x =??????=??????=ISLLIHLHIIIIN 1 A Y A Y t PHL t PLH 50% 50% (1)輸出高電平轉換為低電平的傳輸延遲時間 tPHL：從輸入上升沿幅值的 50%對應的時刻起，到輸出下降沿幅值的 50% 對應的時刻止所需的時間。在 tPHL期間， T5管由截止轉換到飽和，主要對應于 T5管的開通時間。 2P L HP H Lpdttt ?=(2)輸出低電平轉換為高電平的傳輸延遲時間 tPLH：從輸入下降沿幅值的 50%對應的時刻起，到輸出上升沿幅值的 50% 對應的時刻止所需的時間。在 tPLH期間， T5管由飽和轉換到截止，主要對應于 T5管的關斷時間。所以， tPLH大于tPHL。 (3)平均傳輸延遲時間 tpd： end TTL與非門 /或非門 /與或非門 1． TTL與非門 A B T 1 b 1 c 1 c 1 b 1 A B V V CC 5 = R 1 3k R 4 100 Ω Y R 2 750 Ω R 3 360 Ω R 5 3k T 1 b 1 T 2 T 3 T 4 T 5 c 1 X A B c 1 V V CC 5 = R 1 3k X 當 A、 B都是高電平時 ， T1的２個發射結都截止， T T5飽和，輸出低電平； 當 A、 B中任何一個為低電平 時， T1中與低電平相連的發射結導通， T T5截止，輸出高電平；電路實現與非邏輯。 ABY =X=AB 2． TTL或非門 A R 1 3k R 4 100 Ω Y R 2 750 Ω R 3 360 Ω R 5 3k T 1 T 2 T 3 T 4 T 5 T ’ 1 B T ’ 2 R ’ 1 3k V V CC 5 = (3)當 A為高電平時 ， T1的發射結截止， T T5飽和，輸出低電平； (1) 當 A、 B都是低電平時， T1和 T1’的發射結都導通， T2 、 T2’和 T5截止，輸出高電平； (2) 當 B為高電平時 ， T1’的發射結截止， T2’、 T5飽和，輸出低電平； (4)當 A和 B都為高電平時， T1和 T1’的發射結都截止， TT2’、 T5飽和，輸出低電平。 電路實現或非邏輯 BAY ?=3． TTL與或非門 TTL 或非 門 A R 1 3k R 4 100 Ω Y R 2 750 Ω R 3 3