正文內容

[法學]洪第2章8086cpu結構(編輯修改稿)

2026-02-17 13:18 本頁面

　

【文章內容簡介】信號有效，將使 CPU回到其初始狀態；當他再度返回無效時， CPU將重新開始工作 ? 8086復位后 CS＝ FFFFH、 IP＝ 0000H，所以程序入口在物理地址 FFFF0H CLK 時鐘輸入，系統通過該引腳給 CPU提供內部定時信號。8086的標準工作時鐘為 5MHz IBM PC/XT機的 8088采用了，其周期約為 210ns M/IO* I/O/存儲器訪問選擇，輸出、三態 ? 該引腳輸出低電平時，表示 CPU將訪問 I/O端口，這時地址總線 A15～ A0提供 16位 I/O口地址 ? 該引腳輸出高電平時，表示 CPU將訪問存儲器，這時地址總線 A19～ A0提供 20位存儲器地址 WR* 寫控制，輸出、三態、低電平有效表示 CPU正在寫出數據給存儲器或 I/O端口 ? M/IO*、 WR*和 RD*是最基本的控制信號 ? 組合后，控制 4種基本的總線周期總線周期 M/IO* WR* RD* 存儲器讀低高低存儲器寫低低高 I/O讀高高低 I/O寫高低高 RD* 讀控制，輸出、三態、低電平有效表示 CPU正在從存儲器或 I/O端口讀入數據 DEN* 數據允許，輸出、三態、低電平有效 ? 表示當前數據總線上正在傳送數據，可利用他來控制對數據總線的驅動 DT/R* 數據發送 /接收，輸出、三態 ? 該信號表明當前總線上數據的流向 ? 高電平時數據自 CPU輸出（發送） ? 低電平時數據輸入 CPU（接收） BHE * /S7 高 8位數據總線允許 /狀態復用引腳（參看表 23） READY 存儲器或 I/O口準備就緒信號輸入、高電平有效 ? 在總線操作周期中， 8088 CPU會在第 3個時鐘周期的前沿測試該引腳：如果測到高有效， CPU直接進入第4個時鐘周期，否則將插入等待周期 Tw ? CPU在等待周期中仍然要監測 READY信號，有效則進入第 4個時鐘周期，否則繼續插入等待周期 Tw。 TEST* 測試，輸入、低電平有效當 CPU執行 WAIT指令時，他將在每個時鐘周期對該引腳進行測試：如果無效繼續測試；如果有效，則程序恢復運行在使用協處理器 8087時，通過該引腳和 WAIT指令，可使 8088與 8087的操作保持同步 INTR 可屏蔽中斷請求和響應引腳） ? 可屏蔽中斷請求，輸入、高電平有效 ? 有效時，表示請求設備向 CPU申請可屏蔽中斷 ? 并可通過關中斷指令 CLI清除標志寄存器中的IF標志、從而對中斷請求進行屏蔽 INTA* 可屏蔽中斷響應，輸出、低電平有效表示來自 INTR引腳的中斷請求已被 CPU響應，CPU進入中斷響應周期 NMI 非屏蔽中斷請求，輸入、上升沿有效該請求的優先級別高于 INTR，并且不能在CPU內被屏蔽，當系統發生緊急情況時，可通過他向 CPU申請不可屏蔽中斷服務 HOLD 總線請求，輸入、高電平有效 ? 表示總線請求設備向 CPU申請占有總線 HLDA 總線響應，輸出、高電平有效表示 CPU已響應總線請求并已將總線釋放此時 CPU的地址總線、數據總線及具有三態輸出能力的控制總線將全面呈現高阻，使總線請求設備可以順利接管總線待到總線請求信號 HOLD有效，總線響應信號HLDA也轉為無效， CPU重新獲得總線控制權 “引腳 ” 小結 CPU引腳是系統總線的基本信號可以分成三類信號： ? 16位數據線： D0～ D15 ? 20位地址線： A0～ A19 ? 控制線： ? ALE、 IO/M*、 WR*、 DT/R* 、 DEN、 RD*、READY ? INTR、 INTA*、 NMI， HOLD、 HLDA ? RESET、 CLK、 Vcc、 MN/MX、 GND ? 為蘭色信號線在最大模式下有不同的定義最大模式下的引腳信號 ? S S S0：總線周期狀態信號，為最大模式下連接 8288總線控制器的信號線，在執行不同指令的總線周期有 6種不同的控制信號輸出。見表 24 P27 ? QS QS0指令隊列狀態信號，表 p47 ? RQ/GT0、 RQ/GT1總線請求 /總線允許 ? LOCK 總線封鎖信號最小組式的系統組成（ P27） 8086的系統組成（ 1） 20位地址總線 —采用 3片 8282鎖存器提供（ 2） 16位數據總線 —采用 2片 8286數據收發器進行驅動（ 3）系統控制信號 —由引腳直接或由 8288總線控制器提供（最大模式）（ 4）時鐘、復位、準備好信號由時鐘發生器 8284提供 2 .2 8086的系統組成和總線時序最大組式的系統組成 ⑴ 系統地址總線 ? 采用三態鎖存器 74LS373 ⑵ 系統數據總線 ? 通過三態雙向緩沖器 74LS245形成和驅動 ⑶ 系統控制總線 ? 主要由總線控制器 8288形成 ? MEMR*、 MEMW*、 IOR*、 IOW*、INTA* （ 4）中斷控制器 8259形成中斷響應控制線系統總線信號 MEMR* MEMW* IOR* IOW* INTA* DMA 控制器 AENBRD AEN’* AEN* CEN A19～ A12 A11～ A8 A7～ A0 D16～ D0 AD7～ AD0 A11～ A8 A19/S6～ A16/S3 A15～ A12

點擊復制文檔內容

教學課件相關推薦

[法學]洪第2章8086cpu結構(編輯修改稿)

[法學]第1章導論-資料下載頁

[法學]第11章文件-資料下載頁

第2章--建筑力學與結構-第2版資源-資料下載頁

第3章8086的尋址方式和指令系統-資料下載頁

[工學]第3章處理器架構cpu組成-資料下載頁

xin第2章材料的組織結構-資料下載頁

微機原理與接口技術第2版第04章8086匯編語言程序設計-資料下載頁

[法學]第7章位移法-資料下載頁

[法學]01第1章導論-資料下載頁

[法學]第1章gsm概述-資料下載頁

[法學]第1章xml概述-資料下載頁

[法學]思修第4章-資料下載頁

[計算機硬件及網絡]第2章_8088-8086微處理器-資料下載頁

第03課cpu-資料下載頁

第2章數據結構線性表-資料下載頁

[法學]洪第2章8086cpu結構-全文預覽

[法學]洪第2章8086cpu結構-預覽頁

[法學]洪第2章8086cpu結構-免費閱讀

[法學]洪第2章8086cpu結構(存儲版)

[法學]洪第2章8086cpu結構-文庫吧在線文庫