邏輯門電路恢復ppt課件(編輯修改稿)

　

【文章內(nèi)容簡介】 （ 259） amp。 A B F E符號 輸出高阻0E?1E?ABF ?功能表 三態(tài)門的符號及功能表 amp。 A B F E符號 輸出高阻1?E0?EABF ?功能表 使能端高電平 起作用 使能端低電平 起作用 （ 260） E1 E2 E3 公用總線 ０ １ ０ 三態(tài)門主要作為 TTL電路與 總線 間的 接口電路 。 三態(tài)門的用途 工作時， E EE3分時 接入高電平。 （ 261） TTL電路的各種系列 為滿足用戶在提高工作速度和降低功耗這兩方面的要求，繼上述 74系列后，又生產(chǎn)了 74H系列、74S系列、 74LS系列、 74AS系列和 74ALS系列等改進的 TTL電路。 一、 74H系列 ——高速系列 圖 74H系列與非門 (74H 00)的電路結構 對應國產(chǎn) CT2022系列，和 1000系列比主要減小了電阻的阻值。 （ 262） 二、 74S系列 ——肖特基系列（ CT3000） 思路：使三極管避免進入深度飽和以減小傳輸延遲時間。為此采用了抗飽和三極管 —肖特基三極管。 肖特基三極管是由普通三極管和肖特基勢壘二極管（ Schottky Barrier Diode）組合而成的。 圖 抗飽和三極管 由于 SBD的開啟電壓為~，當三極管的 bc結正向偏置后， SBD首先導通，并將bc結的正向電壓鉗在 ~。 （ 263） 圖 74S系列與非門 (74S 00)的電路結構 使從基極注入的過驅動電流從 SBD流走，從而有效地制止了三極管進入深度飽和狀態(tài)。能加快狀態(tài)轉換，縮短門電路的傳輸時間。 電路的另一個改進措施是用 T RB和 RC組成的有源電路代替了 74H系列中的電阻 R3，為 T5管的發(fā)射結提供了一個有源瀉放回路。 從而也縮短了門電路的傳輸時間。 （ 264） 關于有源瀉放的說明： 當 T2由截止變?yōu)閷ǖ乃查g ，由于 T6的基極回路中串接了電阻 RB，所以 T5必然先于 T6導通，使 T2發(fā)射極的電流全部流入 T5的基極，從而 加速了 T5的導通過程 。而 在穩(wěn)態(tài)下，由于 T6導通后產(chǎn)生的分流作用，減少了 T5的基極電流，也就減輕了 T5的飽和程度 ，這又有利于加快 T5從導通變?yōu)榻刂沟倪^程。 當 T2從導通變?yōu)榻刂购?，因為 T6仍處于導通狀態(tài)，為 T5的基極提供了一個瞬間的低內(nèi)阻瀉放回路，使T5得以迅速截止。因此， 有源瀉放回路的存在縮短了門電路的傳輸時間。 抗飽和電路帶來的缺點：輸出低電平增高。 （ 265） 三、 74LS系列 ——低功耗肖特基系列（ CT4000） 圖 74LS系列與非門 (74LS 00)的電路結構 為了降低功耗大幅度提高了電路中個電阻的阻值； 改進措施： 將 R5原來接地一端改接到輸出端，以減小 T3導通時， R5上的功耗。 （ 74LS系列的功耗僅為 74系列的五分之一， 74H系列的十分之一） 為了縮短傳輸延遲時間，除了使用抗飽和三極管和有源瀉放外，還將多發(fā)射三極管換成了 SBD，因為SBD沒有電荷存儲效應。 （ 266） 四、 74AS和 74ALS系列 74AS系列是為進一步縮短傳輸延遲時間而設計的改進系列。它的電路結構與 74LS系列相似，但電路中電阻阻值很低。它的缺點是功耗較大，比 74S略大一些。 74ALS系列是為了獲得更小的延遲 —功耗積而改進設計的，它的延遲 —功耗積是 TTL電路所有系列中最小的。為了降低功耗，電路中采用了較大的電阻阻值，同時，通過改進生產(chǎn)工藝縮小了內(nèi)部各個器件的尺寸，獲得了降低功耗和縮短延遲時間的雙重收效。 （ 267） 五、 5 54H、 54LS系列 54系列的 TTL電路和 74系列電路具有完全相同的電路結構和電氣性能參數(shù)。所不同的是 54系列比 74系列的工作溫度范圍更寬，電源允許的工作范圍更大。 74系列的工作環(huán)境溫度規(guī)定 0~70℃ ，電源電壓為5V177。 5%；而 54系列工作環(huán)境溫度規(guī)定 55~+125℃ ，電源電壓為 5V 177。 10% 在不同系列的 TTL器件中，只要器件型號的后幾位數(shù)碼一樣，則它們的邏輯功能、外形尺寸、引腳排列就完全相同。 （ 268） 表 TTL電路（ 74XX00）特性參數(shù)比較（ P138） 參數(shù)名稱 系列 74 74S 74LS 74AS 74ALS 74F VIL（ max） VOL（ max） VIH（ min） VOH（ min） IIL（ max） IOL（ max） 16mA 20 8 20 8 20 IOH（ max） IIH（ max） 40181。A 50 20 20 20 20 tpd 9ns 3 4 3 功耗 10mW 19 2 8 4 延遲功耗積 90 57 19 12 （ 269） 167。 CMOS門電路 MOS電路 的特點： 2. 是電壓控制元件，靜態(tài)功耗小。 3. 允許電源電壓范圍寬（ 3?18V）。 4. 扇出系數(shù)大，抗噪聲容限大。 優(yōu)點 1. 工藝簡單，集成度高。 缺點： 工作速度比 TTL低 。 （ 270） 一、 MOS（ MetalOxideSemiconductorFieldEffectTransistor）管的結構 圖 （ N溝道增強型） MOS管的結構和符號 D G S 簡化符號 標準符號 （ 271） 二、 MOS管的輸出特性與轉移特性 圖 NMOS管共源接法及其輸出特性曲線 (a)共源接法 (b)輸出特性曲線 圖 NMOS管的轉移特性 RON︱ vDS=0= 1 2K（ vGSVGS（ th） ） 2)()1( ?thGSGSDSD VvIi 式中 IDS是 vGS=2VGS（ th） 時的 iD值 上式表明，在 vGS大大于 VGS（ th） 時， RON近似與 vGS成反比。 （ 272） 三、 MOS管的基本開關電路 (NMOS反相器） 圖 MOS管的基本開關電路 （ 273） 圖 MOS管的開關等效電路 (a)截止狀態(tài) (b)導通狀態(tài) 四、 MOS管的開關等效電路 由于 ROFF非常大，截止狀態(tài)等效為開關斷開；而 RON約在1K?以內(nèi)，且與 vGS的數(shù)值有關，有時這個電阻阻值不能忽略，故在圖中用 RON表示。 圖中 CI代表柵極的輸入電容，數(shù)值約為幾皮法。 （ 274） 圖 P溝道增強型 MOS管結構 圖 P溝道增強型 MOS管的漏極特性 vGS 0 VGS（ th） iD P溝道增強型 MOS的轉移特性 五、 MOS管的其它三種類型 D G S 簡化符號 （ 275） 圖 用 P溝道增強型 MOS管接成的開關電路 （ 276） 圖 N溝道耗盡型 MOS管的符號 標準符號 D G S 簡化符號 （ 277） 圖 P溝道耗盡型 MOS管的符號 D G S 簡化符號 標準符號 （ 278） CMOS反相器的電路結構和工作原理 0 UDS ID 負載線 ui=―1‖ ui=―0‖ uo=―0‖ uo=―1‖ UDD ui uo NMOS反相器電路 RD （ 279） T1（負載管）代替 RD 圖 NMOS反相器 實際電路 （ a） 增強型負載（ E/E MOS）（ b）耗盡 型負載（ E/D MOS） VI T2 T1 VO 0 止 通 1 1 通 通 0 當 VI=1時： VO= RON2 RON1+RON2 VDD 要使輸出電壓 VO比較低，必須保證 RON1足夠大，又反相器后面不可避免的要帶負載電容 CL，這顯然影響工作速度。 （ 280） 一、 CMOS反相器的電路結構 Complementary Symmetry MOS 互補對稱式 MOS T1 : ON T2: OFF OFF ON 圖 CMOS反相器 （ a） 結構示意圖 （ b） 電路圖 設 VDD≥VGS（ th） N+ VGS（ th） P 當 vI=VIL=0時，有 vGS1=VDD＞ VGS（ th） P vGS2=0＜ VGS（ th） N 即， T1通， T2止 vGS2=VDD＞ VGS（ th） N vGS1=0＜ VGS（ th） P 即， T2通， T1止 （ 281） 二、 CMOS反相器的電壓傳輸特性和電流傳輸特性 圖 電壓傳輸特性 設 VDD＞ VGS（ th） N+ VGS（ th） P VGS（ th） N= VGS（ th） P T1和 T2具有同樣的導通電阻RON和截止電阻 ROFF，則電壓傳輸特性如圖所示。 AB段： T1通、 T2止； CD段： T2通、 T1止； BC段： T1T2均導通。 反相器的閾值電壓 （ threshold voltage）：電壓傳輸特性轉折區(qū)中點所對應的輸入電壓，用 VTH（ =1/2VDD，參數(shù)對稱）表示。 （ 282） 圖 電流 /電壓轉移特性 電流 /電壓（ iD/vI）轉移特性 同樣可分三個工作區(qū)。 AB段：因 T2截止，幾乎無電流； CD段：因 T1截止，幾乎無電流； BC段： T1和 T2同時導通，有電流 iD流過 T1和 T2，而且vI=1/2VDD附近 iD最大。 故在使用時盡量避免使器件長期工作在這一區(qū)間，以免因功耗過大而損壞。 （ 283） 三、輸入端的噪聲容限 從電壓傳輸特性上可以看到，當輸入信號偏離正常的低電平（ VOL≈0V）而升高時，輸出的高電平并不立刻改變；同樣，當輸入高電平偏離正常值（ VOH≈VDD）而下降時，輸出低電平也不會馬上改變。因此，允許的高低電平信號各有一個波動范圍。 輸入端噪聲容限： 在保證輸出高、低電平基本不變的條件下，輸入電平的允許波動范圍。 在由許多門電路互相連接組成的數(shù)字系統(tǒng)中，往往前一級門電路的輸出就是后一級門電路的輸入。所以輸入端的噪聲容限可用下圖示意。 （ 284） 圖 輸入端噪聲容限示意圖 輸入噪聲容限包括： 低電平輸入噪聲容限 VNL和 高電平輸入噪聲容限 VNH兩個方面。 VNH=VOH（ min） VIH（ min） VNL=VIL（ max） VOL（ max） 在 CMOS門電路中，當負載為另外的同類門的情況下（負載電流幾乎等于零），故規(guī)定 V0H （ min） =， VOL （ max） =VSS+。 VSS表示 N溝道 MOS管的源極電位。源極接地時 VOL （ max） =。 （ 285） 圖 CMOS反相器的噪聲容限與 VDD的關系 （ a） 不同 VDD下的電壓傳輸特性 （ b） VNH、 VNL與 VDD的關系 測試結果表明，在輸出高、低電平的變化不大于限定的 10%VDD情況下，輸入信號高、低電平允許的變化量大于 30%。因此得到 VNL=V