基于dds的信號源設計論文資料(編輯修改稿)

　

【文章內容簡介】 次連續輸入，其中，頭8bits控制輸出相位，6倍頻器啟動/關閉，掉電工作方式以及輸入方式，余下的32bits是頻率控制字；串行輸入時，40bits串行數據通過其一根數據線（D7）依次串行輸入。：引腳號引腳名 功能4～1 28～25D0～D78位數據輸入端，用來裝入32位頻率和8位相位控制字，D0為最低有效位，D8為最高有效位，同時D7用作40位串行數據輸入引腳。 5PGND 6倍頻參考時鐘乘法器接地端。 6 PVCC6倍頻參考時鐘乘法器正電源電壓引腳。 7 W CLK字輸入時鐘端。上升沿異步裝入并行或串行的頻率/相位控制字到40位輸入寄存器。 8 FQUD頻率更新端。上升沿異步將40位寄存器的內容DDS核心，使其工作。只有當輸入寄存器中的內容是允許的有效數據時才能發出一個FQUD信號。 9REFCLOCK參考時鐘輸入端。CMOS/TTL電平脈沖序列，直接或經過6倍頻乘法器輸入。直接輸入方式下，其輸入即是系統時鐘，如果6倍頻乘法器工作，則乘法器的輸出是系統時鐘。系統時鐘的上升沿有效。 10，19 AGND模擬地。數模轉換器和比較器的模擬接地端 11，18 AVDD18腳為數模轉換器和比較器的模擬電路正電壓端，11腳為參考基準電壓 12 Rset數模轉換器外部管腳。 的小電阻為參考基準電壓。 13 VOUTN負電平輸出端。比較器的互補CMOS邏輯負電平輸出。 14 VOUTP正電平輸入端。比較器的CMOS邏輯正電平輸出。 15 VINN負電平輸入端。比較器反向輸入。 16 VINP正電平輸入端。比較器正向輸入。 17 DACBP數模轉換器的旁路連接端。 20 IOUTB與IOUT端具有相同特性的DAC互補輸出端，IOUTB=IOUT（SFDR最佳時）。 21 IOUT數模轉換器的正輸入端。輸出電流粗要轉換為電壓，一般通過電阻或轉換器與地相接。 22 RESET主復位端，高電平有效?？墒笵DS累加器及相位補償寄存器清零。上電后，要先復位再寫如程序控制字。 23 DVDD數字電路的正電平輸入端。 24 DGND數字地。 AD9851引腳功能表 AD9851采用先進的CMOS集成技術，當其工作在最高時鐘頻率180MHz，電源電壓為+5v時，功毫僅為550mW，當電源電壓大于3v時，它可在40℃～+85℃下正常工作，當電源電壓低于3v時，AD9851可在0℃～+85℃下工作。 上電復位后，AD9851相位累加器的值為0，輸出直流，相位偏移寄存豈的值為0，內部程序地址指針指向W0，掉電位清零（不掉電工作），6倍頻器不工作，但40位輸入寄存豈未被清零，同時AD9851被自動置為行輸入模式，40bits控制字通過8位數據線分5次裝入40位輸入寄存器，其8bits5并行輸入數據/：數據位 W0 W1 W2 W3 W4 D7Phaseb4(MSB)Freqb31(MSB)Phaseb23Phaseb15Phaseb8 D6Phaseb3Phaseb30Phaseb22Phaseb14Phaseb6 D5Phaseb2Phaseb29Phaseb21Phaseb13Phaseb5 D4Phaseb1Phaseb28Phaseb20Phaseb12Phaseb4 D3Phaseb0(LSB)Phaseb27Phaseb19Phaseb11Phaseb3 D2PowerDownPhaseb26Phaseb18Phaseb10Phaseb2 D1Logic 0*Phaseb25Phaseb17Phaseb9Phaseb1 D06TEFCLOCKMultiplier EnablePhaseb24Phaseb16Phaseb8Phaseb0 (LSB) 并行輸入方式其中，W0中的D3～D7為相位調制字，D2為掉電方式控制字，D2=0為非掉電方式，D2=1為掉電方式，D1在并行方式下始終為0，D0為6倍頻器使能位，D0=0，6倍頻不工作，D0=1，啟用6倍頻器，W1～W4為輸入頻率控制字?？刂谱州斎胧茈娖叫盘柨刂疲琖 CLK端每來一個上升沿就并行輸入一次8bits數據，輸入數據的順序依次為：W0W1W2W3W4，W CLK端來5個上升沿，8bits5次數據輸入完后，40bit輸入寄存器滿，這時在端來一個上升沿，即可啟動DDS核心工作產生所設置的頻率信號，同時AD9851內部程序地址指針又回到W0。 ：W0Freqb0 LSBW10Freqb10W20Freqb20W30Freqb30W1Freqb1W11Freqb11W21Freqb21W31Freqb31W2Freqb2W12Freqb12W22Freqb22W32Freqb32W3Freqb3W13Freqb13W23Freqb23W33Freqb33W4Freqb4W14Freqb14W24Freqb24W34Freqb34W5Freqb5W15Freqb15W25Freqb25W35Freqb35W6Freqb6W16Freqb16W26Freqb26W36Freqb36W7Freqb7W17Freqb17W27Freqb27W37Freqb37W8Freqb8W18Freqb18W28Freqb28W38Freqb38W9Freqb9W19Freqb19W29Freqb29W39Freqb39 串行輸入方式當以串行異步方式輸入控制字時，一般可先復位，再以并行方式輸入第一個控制字W0=XXXXX011，然后在端輸入一個上升沿信號，即可將AD9851設置為串行輸入模式，這時可以以串行方式立即輸入40bits控制字。AD9851 。在串行輸入模式下，40個連續的上升沿將40bits數據通過AD9851的25腳（D7）按照的順序依次送入40位輸入寄存器，產生一個所設置的頻率信號輸出。： AD9851及濾波器電路 選用一個20MHz高穩定有源晶振，既保證輸出頻率穩定，減小高頻輻射，又提高了系統的電磁兼容能力。控制電路初始化AD9851，時鐘信號為120MHz，DDFS在脈沖展寬信號的激勵下產生線性調頻信號。然后經過濾波器濾除帶外的雜散和諧波分量，得到比較純凈的正弦信號。下面分析AD9851實現準確頻偏調頻的計算過程：AD9851有源晶振頻率為20MHz, 內部6倍頻，即工作頻率120MHz，頻率控制字FSW為32位，則1Hz頻偏控制字ΔFSW為： （）10kHz時的頻偏控制字即：ΔFSW10000=35．791310000＝357913 （）10位ADC采樣調頻，則量化峰值＝512對應最大頻偏10kHz，則每單位量化值的頻偏控制字為：357913/512699 （）則實時頻偏控制字：ΔFSW＝頻率控制字的改變值＝（ADC采樣值－直流電平）699 （） 單片機控制電路設計AT89S51是一種帶4K字節閃爍可編程可擦除只讀存儲器FPEROM的低電壓，高性能CMOS8位微處理器，俗稱單片機。該器件采用ATMEL高密度非易失存儲器制造技術制造，與工業標準的MCS51指令集和輸出管腳相兼容。由于將多功能8位CPU和閃爍存儲器組合在單個芯片中，ATMEL的AT89S51是一種高效微控制器，為很多嵌入式控制系統提供了一種靈活性高且價廉的方案。 主要特性與MCS51 兼容 128*8位內部RAM4K字節可編程閃爍存儲器 32可編程I/O線壽命：1000寫/擦循環 兩個16位定時器/計數器數據保留時間：10年 5個中斷源全靜態工作：0Hz24Hz 可編程串行通道三級程序存儲器鎖定 低功耗的閑置和掉電模式片內振蕩器和時鐘電路 主要功能介紹 VCC：供電電壓+5V GND：接地 P0口：P0口為一個8位漏級開路雙向I/O口，每腳可吸收8TTL門電流。當P1口的管腳第一次寫1時，被定義為高阻輸入。P0能夠用于外部程序數據存儲器，它可以被定義為數據/地址的第八位。在FIASH編程時，P0 口作為原碼輸入口，當FIASH進行校驗時，P0輸出原碼，此時P0外部必須被拉高。 P1口：P1口是一個內部提供上拉電阻的8位雙向I/O口，P1口緩沖器能接收輸出4TTL門電流。P1口管腳寫入1后，被內部上拉為高，可用作輸入，P1口被外部下拉為低電平時，將輸出電流，這是由于內部上拉的緣故。在FLASH編程和校驗時，P1口作為第八位地址接收。 P2口：P2口為一個內部上拉電阻的8位雙向I/O口，P2口緩沖器可接收，輸出4個TTL門電流，當P2口被寫“1”時，其管腳被內部上拉電阻拉高，且作為輸入。并因此作為輸入時，P2口的管腳被外部拉低，將輸出電流。這是由于內部上拉的緣故。P2口當用于外部程序存儲器或16位地址外部數據存儲器進行存取時，P2口輸出地址的高八位。在給出地址“1”時，它利用內部上拉優勢，當對外部八位地址數據存儲器進行讀寫時，P2口輸出其特殊功能寄存器的內容。P2口在FLASH編程和校驗時接收高八位地址信號和控制信號。 P3口：P3口管腳是8個帶內部上拉電阻的雙向I/O口，可接收輸出4個TTL門電流。當P3口寫入“1”后，它們被內部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平，P3口將輸出電流（ILL）這是由于上拉的緣故。 P3口同時為閃爍編程和編程校驗接收一些控制信號。RST：復位輸入。當振蕩器復位器件時，要保持RST腳兩個機器周期的高電平時間。ALE/PROG：當訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節。在FLASH編程期間，此引腳用于輸入編程脈沖。在平時，ALE端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的1/6。因此它可用作對外部輸出的脈沖或用于定時目的。然而要注意的是：每當用作外部數據存儲器時，將跳過一個ALE脈沖。如想禁止ALE的輸出可在SFR8EH地址上置0。此時， ALE只有在執行MOVX，MOVC指令是ALE才起作用。另外，該引腳被略微拉高。如果微處理器在外部執行狀態ALE禁止，置位無效。 /PSEN：外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個機器周期兩次/PSEN有效。但在訪問外部數據存儲器時，這兩次有效的/PSEN信號將不出現。 /EA/VPP：當/EA保持低電平時，則在此期間外部程序存儲器（0000HFFFFH），不管是否有內部程序存儲器。注意加密方式1時，/EA將內部鎖定為RESET；當/EA端保持高電平時，此間內部程序存儲器。在FLASH編程期間，此引腳也用于施加12V編程電源（VPP）。 調幅模塊設計 MC1496內部結構 振幅調制部分主要采用模擬乘法器集成芯片來實現。高頻電子線路中的振幅調制，同相檢波，混頻，倍頻，鑒頻，鑒相等調制與解調的過程，都可以視為兩個信號相乘或者包含相乘的過程。采用集成模擬乘法器實現上述功能比采用分立期間簡單得多，而且性能優越。所以目前在無線通信，廣播電視等方面應用較多。集成模擬乘法器的常見產品有MC1495/1496，LM1595/15966等。新產品有超高頻模擬乘法器AD834（其帶寬BW=500MHz～1GHz），AD835，超高精度模擬乘法器AD734（其帶寬BW=40MHz,%），其中后面三種也都是美國AD公司的產品。本系統用比較普通的MC1496來實現調幅功能，它是MOTOROLA公司生產的，是通信專用IC，也是業余無線電收發訊機常用IC。下面介紹一下MC1496芯片。MC1496是雙平衡四象限模擬乘法器，： MC1496內部電路圖其中，T1，T2于T3，T4組成雙差分放大器，集電極負載電阻是Rc1,Rc2。T5，T6組成的單差分放大器用于激勵T1～T4。T7，T8及其偏置電路構成恒流電路。引腳8和10接輸入電壓vx，1和4接另一輸入電壓vy，輸出電壓Vo從引腳6和12輸出。引腳2和3外接電阻RE，對差分放大器T5，T6產生電流負反饋，可調節乘法器的信號增益，擴展輸入電壓Vy的線形動態范圍，引腳14為負電源端（雙電源供電時）或接地端（單電源供電時），引腳5外接R5，用來調節偏置電流I5及鏡像電流IO的值。 MC1496靜態工作點的設置（1）靜態偏置電壓的設置靜態