畢業(yè)設(shè)計論文基于fpga電子密碼鎖設(shè)計(編輯修改稿)

　

【文章內(nèi)容簡介】 案三：利用FPGA設(shè)計電子密碼鎖，其成本低，設(shè)計方便（有相應(yīng)的開發(fā)板），現(xiàn)有資源充足，實現(xiàn)比較容易，更利于系統(tǒng)的維護改進和升級，可靠性更高，更安全。通過以上比較描述，本設(shè)計采用基于FPGA的電子密碼鎖設(shè)計方案。 系統(tǒng)設(shè)計要求 設(shè)計一個具有較高安全性和較低成本的通用電子密碼鎖，具體功能要求如下：（1）數(shù)碼輸入：每按下一個數(shù)字鍵，就輸入一個數(shù)值，并在顯示器上的顯示出該數(shù)值，同時將先前輸入的數(shù)據(jù)依序左移一個數(shù)字位置。（2）數(shù)碼清除：按下此鍵可清除前面所有的輸入值，清除為“0000”。（3）密碼更改：按下此鍵時會將目前的數(shù)字設(shè)定成新的密碼。（4）激活電鎖：按下此鍵可將密碼鎖上鎖。（5）解除電鎖：按下此鍵會檢查輸入的密碼是否正確，密碼正確即開鎖。 系統(tǒng)設(shè)計描述本系統(tǒng)為一個簡潔型的電子密碼鎖，該系統(tǒng)以開發(fā)板為主要核心，采用4*4的鍵盤，前10個鍵為數(shù)字鍵，8個數(shù)碼管顯示密碼輸入，后面的按鍵實現(xiàn)電子密碼鎖的各個功能。 電子密碼鎖外觀圖上圖為在實驗開發(fā)板上實現(xiàn)，使用開發(fā)板有十六個按鍵，分別對應(yīng)數(shù)字0到9和各個功能鍵，LED顯示為開發(fā)板上數(shù)碼管顯示。 設(shè)計思路及各功能模塊描述電子密碼鎖可以由三個部分組成：數(shù)字密碼輸入電路、密碼鎖控制電路、密碼鎖顯示電路。作為密碼鎖的輸入部分，可選擇的方案有數(shù)字機械式鍵盤和觸摸式數(shù)字鍵盤等多種。考慮種種因素主要是成本和使用壽命因素，本設(shè)計采用通用的數(shù)字機械式鍵盤。數(shù)字電子密碼鎖的顯示信息電路可采用LED數(shù)碼管顯示和液晶屏幕顯示兩種。液晶顯示具有高速顯示、高可靠性、易于擴展和升級等優(yōu)點，但是普通液晶顯示屏存在亮度低、對復(fù)雜環(huán)境的適應(yīng)能力差等缺點，在低亮度的環(huán)境下還需要加入其它輔助的照明設(shè)備，驅(qū)動電路設(shè)計相對復(fù)雜，因此本設(shè)計的顯示電路使用通用的LED數(shù)碼管。根據(jù)以上選定的輸入設(shè)備和器件，并考慮到實現(xiàn)各項數(shù)字密碼鎖功能的具體要求。本設(shè)計分為三個大的功能模塊。 數(shù)字電子密碼功能模塊圖（1） 密碼鎖輸入電路包括時序產(chǎn)生電路、鍵盤掃描電路、鍵盤彈跳消除電路、鍵盤譯碼電路等幾個小的功能電路。模塊的功能是：將用戶通過鍵盤輸入的數(shù)字密碼，確認密碼是否輸入，產(chǎn)生電路中使用的三種不同頻率的工作脈沖波形，即系統(tǒng)時鐘脈沖、彈跳消除取樣信號和鍵盤掃描信號；為了加強按鍵按下的準確性加了去抖模塊。作為電子密碼鎖的輸入電路，數(shù)字密碼輸入電路可采用一個44的通用開發(fā)板上的鍵盤作為本設(shè)計的輸入設(shè)備。開發(fā)板鍵盤具有低成本、可靠性高、構(gòu)成電路簡單、技術(shù)成熟和應(yīng)用廣泛等特點，因此將其應(yīng)用到通用電子密碼鎖中還是比較適宜的。（2） 密碼鎖控制電路包括按鍵數(shù)據(jù)的緩沖存儲電路，密碼的清除、變更、存儲、激活電鎖電路（寄存器清除信號發(fā)生電路），密碼核對（數(shù)值比較電路），解鎖電路（開/關(guān)門鎖電路）等幾個小的功能電路。模塊功能：用于密碼的更改，密碼的清除，以及對密碼鎖的工作狀態(tài)更改，對輸入密碼次數(shù)的計數(shù)功能，還有就是更智能化，更符合人們的思維，按鍵的時候都是習(xí)慣看輸入數(shù)字的移位情況。（3）密碼顯示電路主要將顯示數(shù)據(jù)的BCD碼轉(zhuǎn)換成相對應(yīng)的編碼。如，若選用七段數(shù)碼管顯示電路，主要將待顯示數(shù)據(jù)的BCD碼轉(zhuǎn)換成數(shù)碼器的七段顯示驅(qū)動編碼。：通過時序產(chǎn)生鍵盤掃描信號，由鍵盤輸入密碼或者功能按鍵，當然在這過程中要經(jīng)過按鍵去抖，最后將將所輸入的鍵盤值譯碼得到具體的數(shù)字或者功能鍵；將輸入值輸入鍵盤數(shù)據(jù)存儲器，在這里面可以將鍵盤值存儲或者清除，再經(jīng)過比較電路，比較輸入值與原來存儲的是否一致，如果一致則開啟鎖，如果不一致則報警（在報警后可以通過輸入萬能密碼或者斷電復(fù)位等可以解決）；在經(jīng)過存儲電路時，同時將所輸入的值通過LED顯示出來，顯示將通過BCD譯碼電路，將所獲取的值顯示在LED數(shù)碼管上。 系統(tǒng)流程：（不能光有一個圖，必須配有對圖的文字說明，把系統(tǒng)的流程說清楚） 系統(tǒng)流程圖4 系統(tǒng)詳細設(shè)計 輸入模塊，由鍵盤掃描電路、彈跳消除電路、鍵盤譯碼電路、按鍵數(shù)據(jù)緩存器，加上外接的一個34矩陣式鍵盤組成。 矩陣式鍵盤是一種常見的輸入裝置，在日常的生活中，矩陣式鍵盤在計算機、電話、手機、微波爐等各式電子產(chǎn)品上已經(jīng)被廣泛應(yīng)用。4矩陣式鍵盤的面板配置圖，其中數(shù)字0～9作為密碼數(shù)字輸入按鍵，*作為“上鎖”功能按鍵，作為“解鎖/清除”功能按鍵。 34矩陣式鍵盤的面板配 行掃描信號、列按鍵輸入信號與按鍵位置的關(guān)系KY3~KY0111011101110110111011101101110111011011101110111KX2~KX0011101110011101110011101110011101110按鍵號123456789*0 時序產(chǎn)生電路本時序產(chǎn)生電路中使用了三種不同頻率的工作脈沖波形：系統(tǒng)時鐘脈沖（它是系統(tǒng)內(nèi)部所有時鐘脈沖的源頭，且其頻率最高）、彈跳消除取樣信號、鍵盤掃描信號。當一個系統(tǒng)中需使用多種操作頻率的脈沖波形時，最方便的方法之一就是利用一計數(shù)器來產(chǎn)生各種需要的頻率。也就是先建立一個N位計數(shù)器，N的大小根據(jù)電路的需求決定，N的值越大，電路可以分頻的次數(shù)就越多，這樣就可以獲得更大的頻率變化，以便提供多種不同頻率的時鐘信號。若輸入時鐘為CLK，N位計數(shù)器的輸出為Q[N1..0]，則Q(0)為CLK的2分頻脈沖信號，Q(1)為CLK的4分頻脈沖信號，Q(2)為CLK的8分頻脈沖信號……Q(N1)為CLK的2N分頻脈沖信號；Q(5 DOWNTO 4)取得的是一個脈沖波形序列，其值依00－01－10－11－00－01周期性變化，其變化頻率為CLK的32分頻。我們利用以上規(guī)律即可得到各種我們所需要頻率的信號或信號序列。CLK_1K: IN STD_LOGIC 。 系統(tǒng)原始時鐘脈沖(1 kHz)KEY_IN: IN STD_LOGIC_VECTOR (2 DOWNTO 0)。 按鍵輸入CLK_SCAN: OUT STD_LOGIC_VECTOR (3 DOWNTO 0) 。 ( 仿真時用)鍵盤掃描序列DATA_N: OUT STD_LOGIC_VECTOR(3 DOWNTO 0) 。 數(shù)字輸出DATA_F: OUT STD_LOGIC_VECTOR(3 DOWNTO 0) 。 功能輸出FLAG_N: OUT STD_LOGIC 。 數(shù)字輸出標志FLAG_F: OUT STD_LOGIC 。 功能輸出標志CLK_CTR: OUT STD_LOGIC。 控制電路工作時鐘信號CLK_DEBOUNCE: OUT STD_LOGIC (仿真時用)去抖電路工作時鐘信號 按鍵消抖電路由于設(shè)計采用的矩陣式鍵盤是機械開關(guān)結(jié)構(gòu)，因此在開關(guān)切換的瞬間會在接觸點出現(xiàn)信號來回彈跳的現(xiàn)象，對于電子密碼鎖這種靈敏度較高的電路這種彈跳將很可能會造成誤動作輸入，從而影響到密碼鎖操作的正確性。，雖然每次只是按下按鍵一次然后放掉，然而實際產(chǎn)生的按鍵信號卻不知跳動一次，經(jīng)過取樣信號的檢查后，將會造成誤判斷，以為鍵盤按了兩次。如果調(diào)整抽樣頻率()，可以發(fā)現(xiàn)彈跳現(xiàn)象獲得了改善。 彈跳現(xiàn)象產(chǎn)生錯誤的抽樣結(jié)果 如果調(diào)整抽樣頻率，彈跳現(xiàn)象就可以獲得改善。 調(diào)整抽樣頻率后得到的抽樣結(jié)果因此必須加上彈跳消除電路，避免誤操作信號的發(fā)生。特別要注意的是，彈跳消除電路所使用的脈沖信號的頻率必須比其他電路使用的脈沖信號的頻率更高；通常將掃描電路的工作頻率定在100KHz左右，而將彈跳消除電路的工作頻率定在200KHZ左右，其工作頻率通常是前者的2倍或者更高。，先將鍵盤的輸入信號D_IN做為電路的輸入信號，CLK是電路的時鐘脈沖信號，也就是取樣信號，D_IN經(jīng)過兩級D觸發(fā)器延時后再使用RS觸發(fā)器處理。 彈跳消除電路的內(nèi)部實現(xiàn)原理圖 此處RS觸發(fā)器的前端連接和非門的處理原則是： (1)因為一般人的按鍵速度至多是10次/秒，亦即一次按鍵時間是100ms，所以按下的時間可估算為50ms。以取樣信號CLK的周期為8ms計，則可以取樣到6次。 (2)對于不穩(wěn)定的噪聲，在4ms以下則至多抽樣一次。 (3)在觸發(fā)器之前，接上ANDNOT之后。 RS觸發(fā)器真值表SRDOUT00不變101010消除抖動模塊程序如下：LIBRARY IEEE。 USE 。 LIBRARY ALTERA。 USE 。ENTITY DEBOUNCING ISPORT(D_IN, CLK: IN STD_LOGIC。 DD1, DD0, 1, 0 : OUT STD_LOGIC。 D_OUT, D_OUT1: OUT STD_LOGIC )。 END ENTITY DEBOUNCING 。 ARCHITECTURE ART OF DEBOUNCING ISCOMPONENT DCFQ ISPORT(CLK, CLRN, PRN, D: IN STD_LOGIC。 Q: OUT STD_LOGIC)。 END COMPONENT DCFQ。 SIGNAL VCC, INV_D : STD_LOGIC 。 SIGNAL Q0, Q1 : STD_LOGIC 。 SIGNAL D1, D0 : STD_LOGIC 。 BEGINVCC = 39。139。 。 INV_D = NOT D_IN 。U1: DCFQ PORT MAP (CLK = CLK, CLRN = INV_D, PRN = VCC, D =VCC , Q = Q0)。 U2: DCFQ PORT MAP (CLK = CLK, CLRN = Q0, PRN = VCC, D =VCC , Q = Q1)。 PROCESS (CLK)BEGINIF CLK39。EVENT AND CLK=39。139。 THEND0 = NOT Q1。 D1 = D0。 END IF 。END PROCESS 。 DD0 = D0。 DD1 = D1。 1 = Q1。 0 = Q0。 D_OUT = NOT (D1 AND NOT D0)。 D_OUT1 = NOT Q1 。 END ARCHITECTURE ART。 LIBRARY IEEE。 USE 。 ENTITY DCFQ ISPORT(CLK, CLRN, PRN, D: IN STD_LOGIC。 Q: OUT STD_LOGIC)。END ENTITY DCFQ 。 ARCHITECTURE ART OF DCFQ ISBEGINPROCESS (CLK, CLRN, PRN)BEGINIF CLRN=39。039。 AND PRN=39。139。 THENQ=39。039。 ELSIF CLRN=39。139。 AND PRN=39。039。