上海金融學(xué)院(編輯修改稿)

　

【文章內(nèi)容簡(jiǎn)介】 容 ——? CPU寄存器組 . ? ? CPU發(fā)控制信號(hào) C ? BS=0,RD=0. 輸入指令 上海金融學(xué)院 信息管理系 2022/8/18 33 (3)中斷服務(wù)程序 ? 分起始 ,主體和結(jié)尾三部分 . 保護(hù)斷點(diǎn) :由中斷隱指令完成 . ? ? 起始部分功能 : 保存通用寄存器和 FL:中斷服務(wù)程序 ? ? 主體部分功能 :完成相應(yīng)的中斷處理操作 ,即中斷服務(wù) (設(shè)備服務(wù) ). ? ? 結(jié)尾部分功能 :恢復(fù)現(xiàn)場(chǎng) ,最后一條必須是中斷返回指令I(lǐng)RET. ? : ? (1)即中斷嵌套 :在某個(gè)中斷過(guò)程中又發(fā)生了新的中斷 . ? (2)舉例 :如圖 ,中斷順序 :1?2?3?4 ? ? 主 ②③ ② ? ③ ?④ ? ? 主 ②① 停 ② ?① ?主 ? 結(jié)論 :可改變屏蔽位的信息來(lái)改變多重中斷 ? 處理次序 . 保護(hù)現(xiàn)場(chǎng) 主 程 序 一級(jí) 二級(jí) 三級(jí) 上海金融學(xué)院 信息管理系 2022/8/18 34 返回 高 上海金融學(xué)院 信息管理系 2022/8/18 35 ? (1)從宏觀上看 : ? 程序中斷方式克服了程序查詢方式中 CPU的“踏步”現(xiàn)象 ,實(shí)現(xiàn)了 CPU與 I/O的并行工作 ,提高 CPU的資源利用率 . ? (2)從微觀上看 :CPU在處理中斷服務(wù)程序時(shí) ,仍需暫停原程序的正常運(yùn)行 ,尤其當(dāng)高速 I/O設(shè)備或輔存要成批與主存交換信息時(shí) ,不斷地打斷CPU執(zhí)行主程序而執(zhí)行中斷服務(wù)程序 .實(shí)際造成主程序與中斷服務(wù)程序搶占 CPU的現(xiàn)象 . ? 主程序 繼續(xù)執(zhí)行主程序 啟動(dòng)外設(shè) 繼續(xù)執(zhí)行 主程序 服務(wù)程序 (傳數(shù) ) 服務(wù)程序 (傳數(shù) ) 傳數(shù) 傳數(shù) 準(zhǔn)備工作 準(zhǔn)備工作 準(zhǔn)備工作 發(fā)中斷請(qǐng)求 結(jié)論 。人們要探索使 CPU發(fā)揮更高效率的 DMA控制方式 . 上海金融學(xué)院 信息管理系 2022/8/18 36 DMA(Direct Memory Access)控制 主存 ACC DMA接口 I/O 設(shè)備 中斷接口 中斷方式數(shù)據(jù)傳送 通路 輸入指令 輸出指令 DMA方式數(shù)據(jù)傳送通路 從上圖可見(jiàn) ,DMA控制是在內(nèi)存與設(shè)備間開(kāi)辟一條直接數(shù)據(jù)傳送通路 ,并 把傳送控制過(guò)程交給 DMA控制器管理 ,形成了以存儲(chǔ)器為中心的體系結(jié) 構(gòu) . DMA控制器可看成是與 CPU共享存儲(chǔ)器的處理器 ,主存與設(shè)備交換信 息 ,不必通過(guò) CPU,也不必讓 CPU暫停現(xiàn)行程序?yàn)樵O(shè)備服務(wù) ,省去了保護(hù)與 恢復(fù)現(xiàn)場(chǎng) ,因此 ,工作速度比中斷高 .這一特點(diǎn) ,特別適合于高速 I/O或外存與 主存的信息交換 . * DMA的本質(zhì)是一種完全由 硬件執(zhí)行 I/O交換的工作方式 . 上海金融學(xué)院 信息管理系 2022/8/18 37 ? DMA控制器與 CPU常用以下 三種方式 分別占用內(nèi)存 . ? (1)CPU暫停訪問(wèn)內(nèi)存 : ? 對(duì) CPU來(lái)講 ,DMA的優(yōu)先級(jí)高于中斷 .CPU暫停訪問(wèn)內(nèi)存是用 DMA信號(hào)迫使 CPU暫時(shí)讓出總線控制權(quán) ,傳送完畢后 , DMA控制器再把總線控制權(quán)交還給 CPU. ? ? 優(yōu)點(diǎn) :控制簡(jiǎn)單 ,適合于傳送率很高的設(shè)備進(jìn)行成組傳送 . ? ? 缺點(diǎn) :DMA訪存時(shí) ,CPU基本處于不工作狀態(tài) (standby),CPU與內(nèi)存的 ? 效率沒(méi)充分發(fā)揮 .因?yàn)橥庠O(shè)傳送 2個(gè)數(shù)據(jù)間的間隔總是大于內(nèi)存存儲(chǔ)周期 .如軟盤讀出 1個(gè)字節(jié)要 32?S,半導(dǎo)體存儲(chǔ)器也要 1?S,許多空閑的存儲(chǔ)器周期不能被 CPU利用 . ? (2)DMA與 CPU交替訪問(wèn)內(nèi)存 : ? 此法適用于 CPU工作周期比內(nèi)存存取周期長(zhǎng)很多的情況 . ? ?思路 :把存儲(chǔ)周期分成 C1,C2二個(gè)分周期 ,C1專控 DMA控制器訪內(nèi)存 ? 實(shí)現(xiàn)兩者交替訪內(nèi) . C2專控 CPU訪內(nèi) . ? ?優(yōu)點(diǎn) :不需總線使用權(quán)的請(qǐng)求 ,交權(quán)快 ,高效 . ? ?缺點(diǎn) :硬件邏輯復(fù)雜 . 上海金融學(xué)院 信息管理系 2022/8/18 38 返回 CPU 上海金融學(xué)院 信息管理系 2022/8/18 39 返回 上海金融學(xué)院 信息管理系 2022/8/18 40 返回 上海金融學(xué)院 信息管理系 2022/8/18 41 預(yù)處理： 內(nèi)存起始地址 DMA 設(shè)備地址 DMA 傳送數(shù)據(jù)個(gè)數(shù) DMA 啟動(dòng)設(shè)備 數(shù)據(jù)傳送： 繼續(xù)執(zhí)行主程序 同時(shí)完成一批數(shù)據(jù)傳送 后處理： 中斷服務(wù)程序 做 DMA結(jié)束處理 繼續(xù)執(zhí)行主程序 CPU 允許傳送？ 主存地址送總線； 數(shù)據(jù)送 I / O設(shè)備 (或主存 )； 主存地址 +1。 BC內(nèi)容 (傳送個(gè)數(shù) )減 1 數(shù)據(jù)塊 傳送結(jié)束？ 向 CPU申請(qǐng)程序中斷 DMA請(qǐng)求 Y N N Y (a) DMA傳送 (b) 數(shù)據(jù)傳送階段的細(xì)化 圖 DMA傳送過(guò)程 返回 上海金融學(xué)院 信息管理系 2022/8/18 42 ? (3)直接訪問(wèn)和周期挪用 (cycle stealing) ? ?思路 : ? 當(dāng)外設(shè)無(wú) DMA請(qǐng)求 :CPU按程序要求訪內(nèi)存 . ? 當(dāng)外設(shè)無(wú) DMA請(qǐng)求 :外設(shè)挪用 1個(gè)或幾個(gè)內(nèi)存周期 ,進(jìn)行數(shù)傳 . ? ?直接訪問(wèn)方式 :CPU不訪內(nèi)存 ,外設(shè)可挪用 1~2個(gè)內(nèi)存周期 ,是標(biāo)準(zhǔn)的DMA方式 . ? ?周期挪用方式 :當(dāng) CPU與外設(shè)同時(shí)要訪內(nèi)存時(shí) ,通常讓外設(shè)優(yōu)先訪內(nèi) ,外設(shè)挪用 1~2個(gè)內(nèi)存周期 .意味著 ,CPU推遲對(duì)指令的執(zhí)行 . ? ?優(yōu)點(diǎn) :與第一種方法相比 ,此法既實(shí)現(xiàn)了 I/O傳送 ,又較好地發(fā)揮了內(nèi)存與 CPU的效率 ,被廣泛使用 .適用于外設(shè)讀寫周期大于內(nèi)存存儲(chǔ)周期的情況 . ? ?缺點(diǎn) :外設(shè)每挪用 1個(gè)主存周期 ,都要經(jīng)歷申請(qǐng)總線控制權(quán) ?建立總線控制權(quán) ?歸還控制權(quán)的過(guò)程 . 前 2種方法 的析中 上海金融學(xué)院 信息管理系 2022/8/18 43 ? 又稱 DMA接口 .實(shí)際上 ,是采用 DMA方式的外設(shè)與系統(tǒng)總線間的接口電路 .此接口電路是在中斷接口的基礎(chǔ)上再加上 DMA機(jī)構(gòu)組成 . ? (1)DMA控制字 :與機(jī)器指令類似 .有一定的格式 . ? (2)組成 : ?內(nèi)存地址計(jì)數(shù)器 BA:存放待讀寫數(shù)據(jù)的首址 .每傳一字 ,減 1. ? ? 字計(jì)數(shù)器 BC:對(duì)傳送的字節(jié)數(shù)計(jì)數(shù) . ? ? 狀態(tài) (控制 )寄存器 :是核心部分 . ? (3)操作 : ? 接收外設(shè)的 DMA請(qǐng)求 ?向 CPU發(fā) DMA請(qǐng)求 ?獲總線控制權(quán) ?取得傳送參數(shù)后傳送數(shù)據(jù) ?指出 DMA傳送結(jié)束 ,交權(quán) 上海金融學(xué)院 信息管理系 2022/8/18 44 ? 三階段 :DMA預(yù)處理 ?數(shù)傳 ?DMA后處理 ? (1)DMA預(yù)處理 :CPU執(zhí)行幾條 I/O指令 ? 設(shè)備號(hào) ?DAR ?啟動(dòng)設(shè)備 ?送始址 ?BA ?CPU繼續(xù)執(zhí)行程序 ? ?個(gè)數(shù) ?BC ? ? (2)數(shù)據(jù)輸入 /出操作 :以字 /數(shù)據(jù)塊為單位 . ? ?輸入 (從外設(shè) ?內(nèi)存 ): ? 數(shù)讀入 BD(數(shù)據(jù)緩存 ) ? BA ?內(nèi)存 AR ?BA+1 ?BC1 ? ? ?輸出 (內(nèi)存 ?外設(shè) ):操作同上 ,只是啟動(dòng)讀操作 . ? (3)DMA后處理 : ? CPU響應(yīng)“ DMA結(jié)束”中斷 ?暫停原程序 ?執(zhí)行中斷服務(wù)程序?DMA結(jié)束處理工作 注 :DAR:設(shè)備地址寄存器 BA:內(nèi)存地址計(jì)數(shù)器 . BC:字計(jì)數(shù)器 . 內(nèi)存的 MDR =0,結(jié)束 上海金融學(xué)院 信息管理系 2022/8/18 45 ? 與中斷方式相比 ,DMA方式具有 : ? (1)程序中斷 :靠程序切換 ,CPU停止現(xiàn)行程序 ,轉(zhuǎn)去執(zhí)行中斷服務(wù)程序 . ? DMA:靠硬件切換 ,CPU不直接干預(yù)數(shù)據(jù)交換 ,只在頭 ,尾管一下 . ? (2)從 CPU響應(yīng)時(shí)間看 : ? 程序中斷 :只能在一條指令執(zhí)行結(jié)束時(shí)響應(yīng) . ? DMA:可在指令周期內(nèi)的任一存取周期結(jié)束時(shí)響應(yīng) . ? (3)程序中斷 :具有異常事件處理能力 . ? DMA:無(wú)此能力 ,用于批量數(shù)據(jù)傳送的場(chǎng)合 . ? (4)程序中斷 :要中斷現(xiàn)行程序 ,需保護(hù)現(xiàn)場(chǎng) ? DMA:不必上述過(guò)程 . ? (5)DMA的優(yōu)先級(jí)比程序中斷高 . 取指令 取源操作數(shù) 取目的操作數(shù) 執(zhí)行 CPU工作 DMA允許響應(yīng)時(shí)刻 中斷允許 響應(yīng)時(shí)刻 指令周期 上海金融學(xué)院 信息管理系 2022/8/18 46 通道 (channel)控制 ? 通道 是一個(gè) 特殊功能的處理器 ,它有自己的指令和程序?qū)ｉT負(fù)責(zé)數(shù)據(jù)輸入 /出的傳送控制 .CPU只負(fù)責(zé)“數(shù)據(jù)處理” .這樣通道與 CPU分時(shí)使用內(nèi)存 ,實(shí)現(xiàn)了 CPU內(nèi)部運(yùn)算與 I/O設(shè)備并行工作 . ? 通道一般用于連接眾多外設(shè)的大 ,中型計(jì)算機(jī)系統(tǒng)中 . ? : ? (1)通道指令和通道程序 : ? 通道獨(dú)立于 CPU,它要指出讀 、 寫操作 ,始址和傳送數(shù)據(jù)個(gè)數(shù)等 .由二個(gè)或數(shù)個(gè)通道控制字 (CCW)組成 . ? 用通道指令編制程序 ?執(zhí)行 ?完成傳送全過(guò)程 . ? (2)輸入 /出指令 :有啟動(dòng) ,查詢和停止三類 . ? (3)輸入 /出中斷 :通道和輸入 /出設(shè)備采用“中斷”方式及時(shí)向 CPU報(bào)告工作情況 ,稱輸入 /出中斷或外設(shè)中斷 . ? 輸入 /出中斷可分成 :“正常結(jié)束中斷” ,“進(jìn)程中斷” ,“故障中斷”和“干預(yù)中斷” . ? :共 7條 ,詳見(jiàn) P129. 上海金融學(xué)院 信息管理系 2022/8/18 47 ? 通道是一個(gè)完整的處理機(jī) ,與 CPU的區(qū)別在于它是一個(gè) 專用處理機(jī) .一般有 : ? (1)通道指令寄存器 Jz:存放正在執(zhí)行的通道命令 . ? (2)代碼緩沖寄存器 Jn:是外設(shè)與內(nèi)存交換數(shù)據(jù)時(shí)的暫存處 . ? (3)節(jié)拍發(fā)生器 :產(chǎn)生通道工作的節(jié)拍 ,使通道工作有序 . ? (4)操作控制器 :按通道節(jié)拍產(chǎn)生通道微操作 . ? (5)傳輸控制電路 :控制并傳送外設(shè)與通道間的代碼及信號(hào) . ? (6)排隊(duì)器 :根據(jù)預(yù)先確定的優(yōu)先次序 ,對(duì)各子通道提出的請(qǐng)求進(jìn)行排隊(duì) . ? (7)地址形成電路 :相當(dāng)于 CPU中的程序計(jì)數(shù)器 PC. 上海金融學(xué)院 信息管理系 2022/8/18 48 存儲(chǔ)器管理部件 CPU 內(nèi)存 選擇通道 磁盤 控制器 磁盤 控制器 磁盤 磁盤 磁盤 磁盤 … I / O總線 字節(jié)多 路通道 設(shè)備 控制器 設(shè)備 控制器 設(shè)備 設(shè)備 設(shè)備 … I / O總線 數(shù)組多 路通道 設(shè)備 控制器 設(shè)備 控制器 設(shè)備 設(shè)備 設(shè)備 … I / O總線 圖 IBM 4300 系統(tǒng) I / O結(jié)構(gòu) 返回 上海金融學(xué)院 信息管理系 2022/8/18 49 返回 上海金融學(xué)院 信息管理系 2022/8/18 50 ? 一般經(jīng) 啟動(dòng) ,傳送和結(jié)束三階段 . ? (1)CPU執(zhí)行輸入 /出指令 :由專門的外設(shè)管理程序負(fù)責(zé)準(zhǔn)備本次傳送的信息 ,組織好通道程序 ,送首址到約定單元或?qū)Ｓ眉拇嫫?,執(zhí)行輸入 /出指令 ,向通道發(fā) “ 啟動(dòng)