正文內容

數字電路及系統設計第9章(編輯修改稿)

2025-10-23 00:02 本頁面

　

【文章內容簡介】 ① SRAM的基本結構退出目錄總目錄 UDDV4V2Q QV1V3V5V6V7 V8I/O I/O列選線 Y行選線 X存儲單元位線D位線D( a )( b )UDDV4V2V6V5V1V3V7V8YI/OI/O位線D位線DX② SRAM的靜態存儲單元六管 NMOS存儲單元六管 CMOS存儲單元退出目錄總目錄存儲器容量的擴展 ⒈ 位數的擴展 A 0 A 1 … A 9 R/W CS10241RAMI/OA0A1… A9R/W CS10241RAMI/O…A0A1… A9R/W CS10241RAMI/OI/O1I/O2…I/O7… …A0A1…A9R/WCS… 退出目錄總目錄 ⒉ 字數的擴展 A0A1… A7R/W CS2568RAMI/O0I/O7…(1)A0A1… A7R/W CS2568RAMI/O0I/O7…(2)A0A1… A7R/W CS2568RAMI/O0I/O7…(3)A0A1… A7R/W CS2568RAMI/O0I/O7…(4)A0A1……A7R/WY0… … …A8A92—4譯碼器Y1Y2Y3I/O0I/O7…A0A1 退出目錄總目錄低密度可編程邏輯器件 ⒈ PLD電路的基本結構 ① PLD的基本結構輸入電路與陣列或陣列輸出電路輸入項乘積項或項… 輸出…輸入② 四種 PLD的結構特點類型固定陣列輸出方式與或固定可編程PROM可編程可編程FPLAPAL 可編程固定可編程GALTS、OCTS、OC、H、LTS、I/O、寄存器用戶定義退出可編程邏輯器件目錄總目錄 ③ PLD陣列結構圖與門陣列(固定)Q2Q1Q0或門陣列(可編程)I2I1I0與門陣列(可編程)I2I1I0Q2Q1Q0或門陣列(可編程)PROM結構 FPLA結構 PAL和 GAL結構退出與門陣列(可編程)I2I1I0Q2Q1Q0或門陣列(固定)目錄總目錄例：用 FPLA實現四位二進制碼轉換為格雷碼的代碼轉換電路。解：輸出表達式為 G3=B3 G2=B3B2+B3B2

點擊復制文檔內容

環評公示相關推薦

數字電路及系統設計第9章(編輯修改稿)

數字電路-第二章-門電路-資料下載頁

數字電路與邏輯設計第2講-資料下載頁

數字電路講義-第五章-資料下載頁

數字電路第十二章-資料下載頁

數字電路講義-第二章-資料下載頁

一、數字電路設計概述-資料下載頁

數字電路ppt課件-資料下載頁

數字電路與邏輯設計第2講-附-資料下載頁

數字電路~ppt課件-資料下載頁

數字電路設計實例ppt課件-資料下載頁

數字電路測試系統介紹-資料下載頁

fpga數字電路設計ppt課件-資料下載頁

高速數字電路設計及emc設計-資料下載頁

數字電路與系統設計實驗報告-資料下載頁

數字電路與系統設計課后習題答案-資料下載頁

數字電路及系統設計第9章(參考版)

數字電路及系統設計第9章-文庫吧資料

數字電路及系統設計第9章-展示頁

數字電路及系統設計第9章-在線瀏覽

數字電路及系統設計第9章-閱讀頁