計算機組成原理第4章(編輯修改稿)

　

【文章內容簡介】 據時特別有用。 ? SDRAM內部采用雙存儲體結構，極大地改善了片內存取的并行性； 設有 SDRAM的工作方式寄存器。 CKE CLK CS DQM WE CAS RAS A11控制邏輯工作方式寄存器列地址鎖存行地址鎖存 刷新計數器組計數器 列譯碼器行多路器行譯碼器Bank ADRAM ( 2 M 8 )行譯碼器Bank BDRAM ( 2 M 8 )數據輸出緩沖器數據輸入緩沖器緩沖器緩沖器 D Q0 D Q7圖 4 . 1 9 S D R A M 內部邏輯示意圖４ . 3 半導體只讀存儲器 ■ 根據只讀存儲器的工藝，可分為： ROM PROM EPROM EEPROM（ E2PROM） 掩膜只讀存儲器（ masked ROM） ◆ 掩膜 ROM存儲的信息由生產廠家在掩膜工藝過程中“寫入”，用戶不能修改。 ◆ 掩膜 ROM也有雙極型和 MOS型兩種 ? 雙極型 ROM(圖 ) ? 譯碼器向某字選線送出 “ 選中 ” （高）電位時，被選中的字的各位同時向各自的位線送 “ 讀出 ” 結果。 ? 結果為 “ 0”或 “ 1”，取決于該位的三極管發射極是否與相應的位線連通，連通則讀出 “ 1”，反 之讀出“ 0”。 +E00字地址譯碼器011011A1A0D3 D2 D1 D0字線0 （1 1 1 1 ）字線1 （1 1 1 0 ）字線2 （1 1 0 0 ）字線3 （1 0 0 0 ） 圖4 . 2 0 4 4 雙極型掩膜R O M +E 圖4 . 2 1 4 4 M O S 型掩膜R O M00字地址譯碼器0110D3 D2 D1 D011A1A0字線0 （1 1 1 1 ）字線3 （1 0 0 0 ）? MOS型 ROM (圖 ) ? 存儲矩陣可采用單譯碼結構， 也可采用雙譯碼結構。 ? 工作原理與雙極型相仿。 可編程 ROM（ PROM） ◆ 這類 ROM允許用戶用特定的編程器向 ROM中寫入數據，寫入后，不能修改。 ◆ 有 PN結破壞型和熔絲燒斷型兩種 ? 寫入時，字線加電壓 E。若寫“ 1”，則位線 D加負壓，將反向偏置的二極管擊穿；若寫“ 0”，位線上不加負壓， P—N結不燒穿。 1. P—N結破壞型 PROM(圖 ) W （字線）燒穿D1存1未燒穿存0D0圖4 . 2 2 P N 結破壞型P R O MW （字線）D1 D0+E+E圖4 . 2 3 熔絲燒斷型P R O M未燒斷 燒斷存1 存0 ? 寫入時，在字線和位線向加高電壓，使熔絲燒斷，燒斷存 0，不燒斷存 1。 2. 熔絲燒斷型 (圖 ) 可擦除和編程的 ROM（ EPROM） ◆ 采用浮柵雪崩注入 MOS存儲器 FAMOS（ floating gate avalanche injection mos）。 1. FAMOS EPROM的寫入 ? 漏極上加正高壓（ 20—30V），浮動柵上帶有足夠多的正電荷，電位可達 +10V左右，好象浮動柵上接有10V電源一樣，使 FAMOS管處于導通狀態。 ? 寫入完畢后，撤消 D極上的高壓，由于 Sio2層的絕緣性很好（ 1014~1015 ），注入浮柵的電荷無瀉放回路而保留在浮柵上。 2． FAMOS型 EPROM的讀出 ? 若 TD（ FAMOS）管柵極帶有正電荷，讀出“ 0”。 ? 若 TD柵極不帶電荷，讀出“ 1”。 讀放+E地TG TD圖4 . 2 5 F A M O S 存儲電路xyF A M O S3. FAMOS芯片中信息的抹除 ? 用紫外線或 X射線照射，使能量大的光子與浮柵上的電荷發生能量交換和轉移，使空穴獲得足夠大的能量，通過 Sio2層返回襯底，浮柵不再帶電。 ? 把 EPROM芯片上的石英窗口對著紫外線燈，距離3cm遠，照射 8—20分鐘，可抹除芯片上全部信息。 ◆ EPROM芯片 27256（ 32K 8） VppA12A7A6A5A4A3A2A1A0D0GND12345678910111213142827262524232221201918171615VccA14A13A8A9A11OED7CEA10圖4 . 2 6 I 2 7 2 5 6 引腳圖D6D5D4D3D1D2 電擦除電改寫只讀存儲器（ EEPROM） ◆ 電擦除電改寫只讀存儲器又叫 EEPROM或 E2PROM（ Electrically Erasable and Programmable Rom）。 ? 在讀數據的方式上與 EPROM完全一樣，優點是可以用電來擦除和重編程。 ? E2PROM在每次寫入操作時執行一個自動擦除，因此比 RAM的寫操作慢的多。 E2ROM可進行 10000次擦除，在不受干擾時，存放的數據至少可維持 10年。 高速緩沖存儲器 工作原理 ◆ 設置高速緩存 (Cache)是為了解決 CPU和主存之間的速度匹配問題 ? 高檔微機中為獲得更高的效率，不僅設置了獨立的指令 Cache和數據 Cache，還設置二級或三級 Cache 。 ? 高速緩存通常由雙極型半導體存儲器或 SRAM組成。 ? 地址映象以及和主存數據交換機構全由硬件實現，并對程序員透明。 ? 訪問 Cache的時間一般為訪問主存時間的 1/4—1/10；Cache存儲器已在大、中、小及微型機上普通采用。 ? 主存和 Cache均是模塊化的（以頁為單位），并且兩者之間交換數據以頁為單位進行。 ◆ Cache的基本結構和工作原理 (圖 ) L R U 管理邏輯 相聯存儲映象表地址總線Cache 存儲器（M 1 ）數據總線主存儲器(M2) 圖4 . 2 7 C a c h e 結構簡圖 ? 主存內容在寫入 Cache過程中，如果 Cache已滿，要按某種替換策略將 Cache中一頁調出寫回主存。這種替換算法可以是最近最少使用算法（ LRU）或其它算法，這由相應的管理邏輯來實現。 ? CPU訪存地址送到 Cache，經相聯存儲映象表的地址映射變換，要訪問的內容在 Cache中，則稱為“命中”， CPU要訪問的內容不在 Cache中，“不命中”或稱“失靶”，則 CPU送來地址直接到主存中讀取數據。 ? 訪存地址是同時送到 Cache和主存中的。如果訪問“未命中”，除了本次訪問對主存進行存取外，主存和 Cache之間還要通過多字寬通路交換數據。 ? 地址變換、替換等步驟必須全部由硬件來完成。 映射方式 ? 假定主存空間被分為 2m個頁 （頁號為 0、 2…….2 m1） ,每頁大小為 2b個字節。 ◆ Cache空間的分配以及數據交換都以頁為單位進行。 ? Cache存儲空間分為 2c頁，每頁也是 2b個字 （當然 mc）。 ◆ 映象函數 ? 為了便于根據 CPU送來的地址信息到 Cache中去讀取數據，必須有某種函數把主存地址映象成 Cache地址。實現這種映象的函數叫 映象函數 。 ? 選取何種映象方法，取決于在給定地址映象和變換的硬件條件下，能否達到高速度，以及能否使塊沖突的概率小。 ◆ 常用的地址映象方式 ? 有直接映象、全相聯映象和組相聯映象。 ? 塊沖突：要調一個主存塊到 Cache中，而該主存塊要進入的 Cache塊已被其它主存塊占據。 1. 直接映象法 ? 主存和 Cache頁號的對應關系 (圖 ) ? 主存的頁以 2c為模映象到 Cache的固定位置上。由映象函數還可以看出，主存頁號的低 C位（即 jmod 2c）正好是它要裝入的 Cache的頁號。 ? 直接映象函數為 i=jmod 2c ，其中 i是 Cache頁號， j是主存頁號。 t位Cache主存標記頁面0標記頁面1標記頁面2C1頁面0頁面1頁面2C1頁面2C+1頁面2C+1+1頁面2m1圖 4 . 2 8 直接映象方式頁面標記 頁號 頁內地址m位t 位 c 位 b位比較標記標記標記命中失靶C a c h e 讀出主存主存讀出數據總線主存地址圖 4 . 2 9 直接映象方式下，主存和C a c h e 的讀出過程...頁面2c頁面2C+11頁面2C+1............ ? 否則“不命中”（或失靶）， CPU直接從主存讀出。 ? 直接映象的優點是實現簡單，其缺點是不夠靈活。 ? 主存和 Cache的讀出 ? CPU訪問時，首先根據訪存地址中的 C位 (頁號 )，直接查出該主存對應的 Cache頁號。 ? 找到對應的 Cache頁后，檢查它的標記和主存的高 t位是否一致。若一致，訪問“命中”，再根據頁內地址(b位 )，從 Cache中讀數據。 ? 出現 Cache中還有很多空頁，也必須對指定的 Cache頁進行替換。 2. 全相聯映象法 ? 對應關系（圖 ） ? 主存中任一頁可裝入 Cache內任一頁的位置。 ? 采用存放于 相聯存儲器中的目錄表 來實現地址映象；以加快“主存 —Cache”地址變換速度。 C a c h e主存頁 0頁 0頁 1頁 1┆頁 0┆┆頁2m1 圖4 . 3 0 全相聯映象法 ? 相聯表中無相同的頁號，表示主存頁未裝入 Cache，失靶，去主存讀。 ? 主存 —Cache地址變換過程（圖 ） 頁號 頁內地址主存地址C a c h e 地址相聯比較失靶去主存讀命中頁號 頁內地址 圖4 . 3 1 全相聯映象地址變換... ... ? 讓主存頁號與目錄表中各項的頁號作相聯比較；如有相同的，則將對應行的 Cache頁號取出，拼接上頁內地址就形成了 Cache地址。 ? 優點是塊沖突概率最低；但查表速度難以提高。幾乎沒有單純采用全相聯映象法。 3. 組相聯映象法 ? 組相聯映象法的映象規則 ? 將 Cache空間分成組，每組 2s頁（稱為 2s路相聯），Cache有 2q組。 ? 全相聯映象法和直接映象法結合起來，就產生了組相聯映象法。 m位 q位組區 字 ? 主存分成 2m個區，每區共有 2q頁。主存某區的頁允許映射到固定組內的任意頁。 0頁1頁......0頁1頁...1 2 7 頁...區0區1區220讀出比較失靶命中標記 組2 0 位5位7位1 2 7 組n組 0 組 1 組C a c h e ( 8 K B )地圵總線3 2 位C P U 送來地址圖4 . 3 2 組相聯映象規則字節 標記讀出 ? 主存地址構成（圖 ）： ? 圖中， q=7，則 Cache有 128組； s=1，每組 2頁 (稱為 2路相聯 )，每頁 32字節， Cache容量共為 8KB。 ? 主存地址 32位， m=20，最大可分成 220個區；每區128(2q)頁，每頁 32個字節。 ? 主存 —Cache地址變換過程 ? 訪問存儲器時，根據 CPU給出地址的中間 7位去 Cache中選擇某一組。逐一與 CPU給出地址中的標記 (20位 )送比較器進行比較。 ? 若有一致者，則“命中”，再根據字地址從 Cache 中讀出內容；若無一致者，則“失靶”，則根據 CPU 地址去主存中讀出。 ? 在組相聯映象法中，某區的第 i頁可以調入 i組中的任意一頁。比直接映象法靈活。 ? 組相聯映象法在各組間用直接映象，組內各頁則是全相聯映象。 ? S的選取決定了頁沖突的概率和地址映象的復雜性。S字段越大，則 Cache頁沖突越低，而相聯映象表也越大。 替換算法 ? 常用的方法有 FIFO，及 LRU法，且常用命中率 （ Hit Ratio）來衡量 Cache存儲器的效果指標。 ?