基于單片機的交流信號源的設計畢業設計(編輯修改稿)

　

【文章內容簡介】 DAC 轉化器發送轉換數據，實現不同的幅值和頻率的輸出。這種方法能夠實現各種需要的波形的輸出，成本也不高，只是在擴展外設的時候浪費了大量的接口，以后的系統擴展可能會有影響。 方案四 利用專用直接數字合成 DDS 芯片制作的函數信號發生器。 DDS 有如下優點：（ 1）頻率分辨率高，輸出頻點多，可達多個頻點（ N 為相位累加器位數） 。(2)頻率切換速度快，可達 us 量級；（ 3）頻率切換時相位連續；（ 4）可以輸出寬帶正交信號；（ 5）輸出相位噪聲低，對參數頻率源的相位噪聲有改善作用；可 以產生任意波形；（ 7）全數字化實現便于集成，體積小，重量輕。 DDS 芯片的時鐘頻率從幾十兆赫茲到幾百赫茲不等，芯片從一般功能到集成有 D/A 轉換器和正交調制器。 DDS 有上述諸多優點，而且利用直接數字合成 DDS 芯片實現的函數信號發生器能夠產生任意波 形并達到很高的頻率，克服了方案一、方案二的多數缺點 ，故本設計采用方案四。 陜西理工學院畢業設計 第 10 頁 共 69 頁 DDS 工作原理 直接數字頻率合成器 （ DDFS）的基本原理： DDS 是利用采樣定理， 根據相位間隔對正弦信號進行取樣、量化、編碼，然后儲存在 EPROM 中構成一個正弦查詢表 ，通過查表法產生波形 。它是 由參考時鐘、相位累加器、正弦查詢表和 D／ A 轉換器組成，如圖 所示。 圖 直接數字頻率合成原理框圖 相位累加器由 N 位加法器與 N 位累加寄存器級聯構成 ， 其原理框圖如圖 所示。 每來一個時鐘脈沖 Fc， N位加法器將頻率控制數據 K 與累加寄存器輸出的累加相位數據相加，把相加后的結果 Y 送至累加寄存器的輸入端。累加寄存器一方面將在上一時鐘周期作用后所產生的新的相位數據反饋到加法器的輸入端，以使加法器在下一時鐘的作用下繼續與頻率控制數據 K 相加；另一方面 以相加后的 結 果形成正弦查詢表的地址 ,取出表中與該相位對 應的單元中的幅度量化正弦函數值， 作為取樣地址值送入幅度 /相位轉換電路（即圖 ）。這樣就可把存儲在波形存儲器內的波形抽樣值 (二進制編碼 )經查找表查出，完成相位到幅值轉換。波形存儲器的輸出送到 D/A 轉換器， D/A 轉換器將數字量形式的波形幅值轉換成所要求合成頻率的模擬量形式信號 。 圖 相位累加原理框圖 由此可以看出，相位累加器在每一個時鐘脈沖輸入時，把頻率控制字累加一次，相位累加器輸出的數據就是合成信號的相位。 當相位累加器加滿量時就會產生一次溢出， 溢 出頻率就是 DDS 輸出的信號頻率。 相位累加器的最大計數長度與正弦查詢表中所存儲的相位分隔點數相同，在取樣頻率 (由參考時鐘頻率決定 )不變的情況下，由于相位累加器的相位增量不同，將導致一周期內的取樣點數不同，輸出信號的頻率也相應變化。如果設定累加器的初始相位，則可以對輸出信號進行相位控制。由采樣原理可知，如果使用兩個相同的頻率合成器，并使其參考時鐘相同，同時設定相同的頻率控制字、不同的初始相位，那么在原理上就 可以 實現輸出兩路具有一定相位差的同頻信號 。 DDS 移相原理 所謂移相是指兩路同頻的信號，以其中的 一路為參考，另一路相對于該參考作超前或滯后的移動，即稱為相位的移動。兩路信號的相位不同，便存在相位差，簡稱相差。若我們將一個信號周期看作是 360176。 ，則相差的范圍就在 0176。 ～ 360176。 之間。例如在圖 中，以 A 信號為參考， B 信號相對于 A 信號作滯后移相 φ176。 ，則稱 A 超前Bφ176。 ，或稱 B 滯后 Aφ176。 。 陜西理工學院畢業設計 第 11 頁 共 69 頁 圖 移相示意圖 若 輸出信號 A 和 B 的相位差可調，須保證兩路信號同步， 故應 滿足以下條件： (1)輸入到兩個 頻率合成器芯片 的參考時鐘之間的相位偏移要足夠小。這個相移會導致輸出信號之間產 生與之成比例的相移。 (2)頻率控制字送到 頻率合成器 的數據緩沖區后，還必須通過一個更新時鐘才能將數據緩沖區中的數據送到相位累加器，成為有效數據后進行輸出。 設計思路 根據畢業設計要求，以及方案的比較結果，擬采用 DDS 芯片實現設計內容。本設計采用模塊化思想，即將不同功能器件分別做成不同模塊，以排線進行連接。根據功能要求，共分為四大模塊：輸入模塊、輸出模塊、造波模塊和控制模塊。其中輸入模塊為矩陣鍵盤，輸出模塊為 LCD1602 液晶顯示器。輸入與輸出模塊體積較小，焊接在同一塊電路板上，但分有不同數 據接口，相互獨立。造波模塊由 DDS 芯片及其外圍電路以及一個低通濾波器組成。控制模塊由單片機、晶振電路和復位電路以及電源開關、指示燈構成單片機最小系統板。 元件選型 元件選型的原則是在能夠完成畢業設計要求的前提下本著“經濟、實惠、夠用就行”的原則進行。單片機選用 STC 公司生產的 STC89C52RC 單片機。 DDS 芯片選用 AD 公司生產的 AD9850 芯片。矩陣鍵盤則采用彈性小按鍵自行焊制。 系統總體框圖 本系統結構為以單片機為核心，三大功能模塊為主干。總體框圖見下： 圖 系統總體設計框圖 STC89C52 AD9850 鍵盤 LCD 陜西理工學院畢業設計 第 12 頁 共 69 頁 STC89C52RC 單片機 STC89C52 是一個低電壓，高性能 CMOS 8 位 單片機 ，片內含 8k bytes 的可反復擦寫的 Flash 只讀程序存儲器和 256 bytes 的隨機存取數據存儲器（ RAM），器件采用 ATMEL 公司 的高密度、非易失性存儲技術生產，兼容標準 MCS51 指令系統，片內置通用 8 位中央處理器和 Flash 存儲單元， STC89C52 單片機在電子行業中有著廣泛的應用。 STC89C52 單片機主要特性： 兼容 MCS51 指令系統 8k可反復擦寫 (大于 1000 次） Flash ROM； 32個雙向 I/O 口； 256x8bit 內部 RAM； 3 個 16 位可編程定時 /計數器中斷； 時鐘頻率 024MHz； 2 個串行中斷，可編程 UART 串行通道； 2 個外部中斷源，共 8 個中斷源； 2 個讀寫中斷口線，3 級加密位； 低功耗空閑和掉電模式， 軟件 設置睡眠和喚醒功能； 1有 PDIP、 PQFP、 TQFP 及PLCC 等幾種封裝形式，以適應不同產品的需求。 STC89C51 中有一個用于構成內部振蕩器的高增益反相放大器，引腳 XTAL1 和 XTAL2 分別是該放大器的輸入端和輸出端。這個放大器與作為反饋元件的片外石英晶休或陶瓷諧振器一起構成自激振蕩器。外接石英晶體 (或陶瓷諾振器 )及電容 C1, C2 接在放大器的反饋回路中構成并聯振蕩電路。對外接電容 C1, C2 雖然沒有十分嚴格的要求，但電容容量的大小會輕微影響振蕩頻率 的高低、振蕩器工作的穩定性、起振的難易程序及溫度穩定性，這里選擇使用石英晶休，我們的電容使用 30pF。如使用陶瓷諧振器的話，應選擇 40pF 士 10pF 的容值的電容。也可以采用外部時鐘。采用外部時鐘的電路的情況時，外部時鐘脈沖接到 XTAL1 端，即內部時鐘發生器的輸入端， XTAL2 則懸空。 管腳說明。圖 所示： 圖 STC89C52 管腳分布 主電源引腳（ 2 根） VCC(Pin40)：電源輸入，接＋ 5V 電源 GND(Pin20)：接地線 外接晶振引腳（ 2 根） XTAL1(Pin19)：片內振蕩 電路的輸入端 XTAL2(Pin20)：片內振蕩電路的輸出端 陜西理工學院畢業設計 第 13 頁 共 69 頁 控制引腳（ 4 根） RST/VPP(Pin9)：復位引腳，引腳上出現 2 個機器周期的高電平將使單片機復位。 ALE/PROG(Pin30)：地址鎖存允許信號 PSEN(Pin29)：外部存儲器讀選通信號 EA/VPP(Pin31)：程序 存儲器的內外部選通，接低電平從外部程序存儲器讀指令，如果接高電 則從內部程序存儲器讀指令。 可編程輸入 /輸出引腳（ 32 根） AT89S51 單片機有 4組 8 位的可編程 I/O 口，分別位 P0、 P P P3 口，每個口有 8 位（ 8 根引腳），共 32 根。每一根引腳都可以編程 。 PO 口（ Pin39～ Pin32）： 8 位雙向 I/O 口線，名稱為 ～ P1 口（ Pin1～ Pin8）： 8 位準雙向 I/O 口線，名稱為 ～ P2 口（ Pin21～ Pin28）： 8 位準雙向 I/O 口線，名稱為 ～ P3 口（ Pin10～ Pin17）： 8 位準雙向 I/O 口線，名稱為 ～ AD9850 芯片 AD9850 芯片簡介 AD9850 是 AD 公司采用先進的 DDS 技 術于 1996 年推出的高集成度 DDS頻率合成器，它內部包括可編程 DDS系統、高性能 DAC 及高速比較器，能實現全數字編程控制的頻率合成器和時鐘發生器。接上精密時鐘源， AD9850 可產生一個頻譜純凈、頻率和相位都可編程控制的模擬正弦波輸出。此正弦波可直接用作頻率信號源或轉換成方波用作時鐘輸出。 AD9850 采用先進的 CMOS 工藝 , 其功耗在 供電時僅為 155mW,溫度范圍為 40～ 85℃ , 采用 28 腳 SSOP 表面封裝形式。其管腳功能如圖 45 所示。圖 46 是 一個完整的可編程 DDS 系統 ,包含了 AD9850 的主要組成部分。 AD9850 內含可編程 DDS 系統和高速比較器 ,能實現全數字編程控制的頻率合成。可編程 DDS 系統的核心是相位累加器 , 它由一個加法器和一個 N 位相位寄存器組成， N為 32；每來一個外部參考時鐘 ,相位寄存器便以步長M 遞加；相位寄存器的輸出與相位控制字相加后可輸入到正弦查詢表地址上；正弦查詢表包含一個正弦波周期的數字幅度信息 , 每一個地址對應正弦波中 0176。～ 360176。范圍的一個相位點；查詢表把輸入地址的相位信息映射成正弦波幅度信號 , 然后驅動 DAC 以輸出模擬量。 陜西理工學院畢業設計 第 14 頁 共 69 頁 CLKIN9WLCK7FQ_UP8RST22D04D13D22D31D428D527D626D7/LOAD25IN15IN+16V+6V+23V+11V+18IOUTB20IOUT21QOUT13QOUTB14DACBL17GND5GND10GND19GND24RSET12時鐘輸入端寫時鐘端復位端數據輸入端數據輸入端數據輸入端數據輸入端數據輸入端數據輸入端數據輸入端數據輸入端數據輸入端輸入電壓負端輸入電壓正端數字電源數字電源數字電源數字電源DAC 輸出DAC 輸出時鐘輸出時鐘輸出懸空數字地模擬地模擬地數字地限流電阻 圖 AD9850 芯片管腳圖 相位寄存器每過 2N /M 個外部參考時鐘后返回到初始狀態一次 , 相應地正弦查詢表每經過一個循環也回到初始位置 , 從而使整個 DDS 系統輸出一個正弦波。輸出的正弦波周期 OT = CT 2N /M，頻率 OUTf = MCf fc/2N ，CT 、 Cf 分別為外部參考時鐘的周期和頻率。 AD9850 采用 32 位的相位累加器將信號截斷成 14 位輸入到正弦查詢表 ,查詢表的輸出再被截斷成 10 位后輸入到 DAC， DAC 輸出兩個互補的電流。 DAC 滿量程輸出電流通過一個外接電阻 RSET 調節 , 調節關系為 SETI = 32() , RSET 的典型值是 。 AD9850 在接上精密時鐘源和寫入頻率相位控制 字之后就可產生一個頻率和相位都可編程控制的模擬正弦波輸出 , 此正弦波可直接用作頻率信號源或經內部的高速比較器轉換為方波輸出。在 125MHz 的時鐘下 , 32 位的頻率控制字可使 AD9850 的輸出頻率分辨率達 。 AD9850 工作方式介紹 AD9850 的控制字有 40 位 ,其中 32 位是頻率控制位 ,5 位是相位控制位 ,1 位是電源休眠控制位 ,2 位是工作方式選擇控制位。在應用中 ,工作方式選擇位設為 00 ,因為 01 ,10 ,11 已經預留作為工廠測試用。相位控制位按增量 180176。 ,90176。 ,45176。 ,22. 5176。 ,11. 25176。或這些組合來調整。頻率控制位可通過下式計算得到： OUTf = ( Cf W) / 232 其中 : OUTf 要輸出的頻率值 。 Cf 為參考時鐘頻率 。W 為相應的十進制頻率控制字 , 然后轉換為十六進制即可。 相位控制字的計算 AD9850中有 5 bit用于相 位控制。因此，相位控制的精度為 360176。 /25 =176。，用二進制表示為 00001，根據實際需要，設置不同的相位控制字就可以實現精確的相位控制。 AD9850 有串